Busca avançada
Ano de início
Entree

Projeto, fabricação e caracterização de transistores FinFETs

Processo: 08/05792-4
Linha de fomento:Auxílio à Pesquisa - Temático
Vigência: 01 de março de 2009 - 31 de agosto de 2013
Área do conhecimento:Engenharias - Engenharia Elétrica
Pesquisador responsável:João Antonio Martino
Beneficiário:João Antonio Martino
Instituição-sede: Escola Politécnica (EP). Universidade de São Paulo (USP). São Paulo , SP, Brasil
Pesquisadores principais:Jose Alexandre Diniz ; Marcelo Antonio Pavanello ; Sebastiao Gomes dos Santos Filho
Pesq. associados:Antonio Carlos Seabra ; Mariana Pojar de Melo ; Milene Galeti ; Newton Cesario Frateschi ; Paula Ghedini Der Agopian ; Renato Camargo Giacomini ; Ronaldo Willian Reis ; Simone Camargo Trippe ; Stanislav Moshkalev ; Victor Sonnenberg
Auxílios(s) vinculado(s):13/13231-0 - 28th Symposium on Microelectronics Technology and Devices, AR.BR
13/02572-1 - 223rd electrochemical society meeting, AR.EXT
12/14204-4 - IEEE international SOI conference, AR.EXT
+ mais auxílios vinculados 12/11996-7 - Modelagem de transistores nanométricos para aplicações em circuitos analógicos, AV.EXT
12/11991-5 - SBMicro 2012 - 27th Symposium on Microelectronics Technology and Devices, AR.BR
12/11519-4 - SBMicro 2012 - 27th Symposium on Microelectronics Technology and Devices, AR.BR
12/10818-8 - SBMicro 2012 - 27th Symposium on Microelectronics Technology and Devices, AR.BR
09/01617-6 - 215th ECs Meeting, AR.EXT - menos auxílios vinculados
Bolsa(s) vinculada(s):13/13690-5 - Estudo de transistores SOI MOSFETs com camada de silício e óxido enterrado ultrafinos em altas temperaturas, BP.DR
12/12700-4 - Modelos analíticos de comportamento elétrico estático para FinFETs, BP.DR
12/13499-0 - Desenvolvimento de nanofios transistores em substratos SOI com espessuras nanométricas, BP.DR
+ mais bolsas vinculadas 12/07778-4 - Estudo teórico e experimental de transistores de tunelamento induzido por efeito de campo (TFET), BP.PD
11/03864-0 - Estudo do efeito da radiação de prótons em transistores SOI MOSFETs de múltiplas portas, BP.MS
10/20699-0 - Estudo do ruído e transitório de corrente em transistores de múltiplas portas, BP.PD
10/09509-5 - Caracterização de camadas ultrafinas de alta constante dielétrica e aplicação na fabricação de estruturas MOS de alto desempenho, BP.PD
10/06884-0 - Estudo das capacitâncias em transistores de múltiplas portas, BP.IC
10/07015-5 - Estudo e caracterização elétrica de transistores de portas múltiplas, BP.IC
10/00537-6 - Operação e modelagem de transistores MOS sem junções em ambientes criogênicos, BP.DR
09/05426-0 - Nanolitografia por impressão para estudo de FinFETs, BP.PD - menos bolsas vinculadas
Assunto(s):Engenharia eletrônica  Nanotecnologia  Fabricação (microeletrônica)  Dispositivos eletrônicos  Transistores 

Resumo

Este projeto tem como finalidade o projeto, fabricação e caracterização elétrica de transistores construídos em lâminas de silício sobre isolante SOI (Silicon-On-Insulator) de múltiplas portas, com canal vertical, denominado de FinFET. Os FinFETs são as estruturas mais promissoras para as próximas gerações da tecnologia de fabricação de circuitos integrados CMOS. Para atingir este objetivo está sendo proposta uma rede temática composta pela Escola Politécnica da USP (São Paulo), Centro de Componentes Semicondutores (CCS) da UNICAMP (Campinas) e pelo Centro Universitário da FEI (São Bernardo do Campo). As etapas de projeto e fabricação estarão a cargo da USP e UNICAMP, enquanto a etapa de caracterização elétrica terá também a participação da FEI. A etapa de modelagem será desenvolvida pela FEI. Os novos FinFETs a serem projetados e fabricados no Brasil (USP/UNICAMP) neste projeto têm como base a versão preliminar desenvolvida no projeto NAMITEC (CNPq - Instituto do Milênio - processo n. 420031/2005-7). Na etapa de caracterização elétrica serão utilizados tanto os dispositivos FinFETs fabricados na USP/UNICAMP como os fabricados no IMEC (Interuniversity Microelectronics Center, Leuven, Bélgica). Serão analisados, a partir de resultados obtidos tanto experimentalmente como por simulação tridimensional, os principais parâmetros elétricos dos FinFETs para aplicações em circuitos digitais e analógicos, tais como tensão de limiar, inclinação de sublimiar, transcondutância, relação transcondutância-corrente de dreno, tensão de Early e ganho de tensão intrínseco. Estes parâmetros serão estudados não só em temperatura ambiente, como também na faixa de 80K a 730K, com interesse em aplicações aeroespaciais. O sucesso deste trabalho permitirá ao Brasil entrar no mundo da nanotecnologia, passo fundamental para a evolução tecnológica. (AU)

Matéria(s) publicada(s) na Agência FAPESP sobre o auxílio:
Transistor 3D é fabricado no Brasil pela primeira vez