Redes de comunicação "Intrachip" híbridas (hoc) para sistemas eletrônicos integrados seguros

• Processo: 12/20312-4
• Modalidade de apoio: Auxílio à Pesquisa - Regular
• Vigência: 01 de abril de 2013 - 31 de março de 2015
• Área do conhecimento: Engenharias - Engenharia Elétrica - Circuitos Elétricos, Magnéticos e Eletrônicos
• Pesquisador responsável: Marius Strum
• Beneficiário: Marius Strum
• Instituição Sede: Escola Politécnica (EP). Universidade de São Paulo (USP). São Paulo , SP, Brasil
• Pesquisadores associados: Martha Johanna Sepúlveda Flórez ; Ricardo Pires ; Wang Jiang Chau
• Assunto(s): Sistemas distribuídos Circuitos integrados Segurança de sistemas eletrônicos
• Palavra(s)-Chave do Pesquisador: Projeto de Circuitos Integrados | Redes Intrachip Híbridas | Segurança Em Sistemas Eletrônicos Digitais | Sistemas Sobre Silicio | System_C | Microeletrônica

Resumo

Sistemas eletrônicos Hw-Sw, desenvolvidos na forma circuitos integrados, denominados de sistemas-sobre-silício (system-on-chip - SoC), são caracterizados, sob o ponto de vista do Hw, pelo alto nível de integração, sendo capazes de agrupar uma grande quantidade e variedade de componentes num só chip. Sistemas eletrônicos distribuídos podem ser implementados na forma de sistemas multi-processadores (multi-processors SoC - MPSoC). Estes são comumente sistemas de múltiplas aplicações, o que exige um alto grau de compartilhamento de recursos. O projeto da parte de Hw de SoCs e MPSoCs, pela sua complexidade, costuma ser decomposto em 2 projetos concorrentes e interdependentes: estrutura de computação e estrutura de comunicação (EC). Os dois tipos de EC mais usados são os barramentos hierárquicos (HBus) e as redes de comunicação intrachip (network-on-chip - NoC). Recentemente vem ganhando importância as estruturas de comunicação híbridas (hybrid-on-chip - HoC). Estas englobam barramentos e redes intrachip numa única estrutura de comunicação, permitindo desta forma otimizar o desempenho do sistema resultante para as suas diferentes condições de tráfego. Entre outras promessas, as HoCs vem sendo apontadas como as estruturas de comunicação mais adequadas para os SoCs 3D (3 dimensões), uma nova tecnologia que permite integrar verticalmente os componentes de um sistema num único chip. A influência do desempenho da EC sobre o desempenho do sistema completo vem aumentando devido ao crescente aumento do número e complexidade de componentes e aplicações que são integrados num único SoC (MPSoC). Além do desempenho, a EC é também responsável pelo atendimento das diferentes qualidades de serviço (QoS) exigidas pelas aplicações. Outro aspecto cada vez mais importante diz respeito ao incremento da informação crítica que é capturada, armazenada e processada por um sistema. Isto faz com que a segurança se torne mais um requisito crítico de projeto. A segurança pode ser realizada tanto na estrutura de computação como na de comunicação. A inclusão de serviços de segurança na EC é atraente devido à sua capacidade de: 1) monitorar a informação transmitida; 2) detectar violações; 3) bloquear ataques; e 4) fornecer informações para diagnóstico e ativação de mecanismos de recuperação e defesa. Um conceito recentemente desenvolvido denominado de qualidade dos serviços de segurança (quality-of-security-service - QoSS) permite incluir a segurança de um sistema como uma dimensão de sua qualidade de serviço por admitir a possibilidade de se prover diferentes níveis de proteção. O projeto de uma EC exige a criação de diversos modelos me diferentes níveis de abstração que possam ser usados em diferentes etapas do projeto do sistema. Tais modelos são altamente parametrizáveis permitindo gerar uma grande variedade de instâncias (configurações) da EC. O conjunto de todas as configurações possíveis é designado por "espaço de soluções". Neste projeto propomos 2 objetivos. O primeiro consiste em desenvolver 2 modelos de uma HoC-QoSS. Um modelo de alto nível, em SystemC no nível de transações (TLM) que permite realizar simulações funcionais logo nas primeiras etapas do projeto do SoC que serve para validar o comportamento do sistema como também para realizar estimativas de seu desempenho. O segundo modelo, de baixo nível, em VHDL sintetizável que permite avaliar seu desempenho quando mapeado sobre FPGA. Entretanto, buscar uma instância (configuração) da EC do espaço de soluções que satisfaça simultaneamente os requisitos de funcionalidade, desempenho, qualidade de serviço e de segurança próprios para cada aplicação (ou conjunto de aplicações no caso de MPSoCs) não é uma tarefa trivial. O segundo objetivo consiste em estabelecer uma metodologia que permita rapidamente explorar o espaço de soluções buscando uma que satisfaça as exigências (especificações) de cada projeto. (AU)