Projeto de um ASIC de aquisição e processamento digital de sinais para o time projection chamber do experimento ALICE

• Processo: 13/06885-4
• Modalidade de apoio: Auxílio à Pesquisa - Regular
• Vigência: 01 de novembro de 2013 - 30 de junho de 2016
• Área do conhecimento: Engenharias - Engenharia Elétrica - Circuitos Elétricos, Magnéticos e Eletrônicos
• Pesquisador responsável: Wilhelmus Adrianus Maria van Noije
• Beneficiário: Wilhelmus Adrianus Maria van Noije
• Instituição Sede: Escola Politécnica (EP). Universidade de São Paulo (USP). São Paulo , SP, Brasil
• Pesquisadores associados: Alexandre Alarcon do Passo Suaide ; Jun Takahashi ; Marcelo Gameiro Munhoz ; Nelson Carlin Filho ; Sergio Takeo Kofuji
• Bolsa(s) vinculada(s): 15/02134-0 - Projeto dos blocos front-end para um ASIC de aquisição e processamento digital de sinais em tecnologia CMOS, para o Time Projection Chamber do experimento ALICE (CERN), BP.TT; 15/02006-1 - Suporte no projeto e testes experimentais do ASIC de aquisição e processamento digital de sinais para o Time Projection Chamber do experimento ALICE (CERN), BP.TT; 13/22713-9 - Projeto dos blocos front-end para um ASIC de aquisição e processamento digital de sinais em tecnologia CMOS, para o Time Projection Chamber do experimento ALICE (CERN), BP.TT; 13/23101-7 - Projeto do bloco de processamento digital para ASIC de aquisição de sinais para o Time Projection Chamber do experimento ALICE, BP.TT
• Assunto(s): Microeletrônica Processamento de sinais Circuitos integrados CMOS Colisões de íons pesados relativísticos Time projection chamber Experimento ALICE Grande Colisor de Hádrons
• Palavra(s)-Chave do Pesquisador: Cern | circuito integrado | Circuitos integrados resistentes a radiação | Projeto de circuitos integrados analógicos e de sinal mista | Tecnologia CMOS | Time Projection Chamber | Microeletrônica

Resumo

ALICE (A Large Ion Collider Experiment ) é um dos quatro grandes experimentos do acelerador de partículas LHC (Large Hadron Collider) instalado no laboratório europeu CERN (European Organization for Nuclear Research). Um programa de atualizações desse experimento acaba de ser aprovado pelo comitê gestor do acelerador LHC. Dentro das atualizações planejadas para os próximos anos do experimento ALICE, está melhorar a resolução e eficiência de rastreamento de partículas produzidas em colisões entre íons pesados, mantendo a excelente capacidade de identificação de partículas para uma taxa de leitura de eventos significativamente maior da atual. Para se alcançar esse objetivo, entre outras ações, é preciso atualizar os detectores Time Projection Chamber (TPC), modificando a eletrônica de leitura de eventos. O detector TPC é o dispositivo principal do experimento ALICE para o rastreamento e identificação de partículas carregadas. Para que o TPC alcance a taxa de leitura de eventos requerida, é necessária a migração de MWPC (Multi Wire Proporcional Chamber) para GEM (Gas Electron Multiplier). A eletrônica atual utilizada no TPC não é adequada para esta migração devido a dois motivos. Primeiro, o circuito integrado de pré-ampliação (PASA) dos sinais do detector não suportam sinais com polaridade negativa, o qual não comporta sinais gerados por detectores GEM. A segunda limitação é relativa ao esquema de leitura dos dados. O circuito integrado de conversão analógica-digital e de processamento digital não suporta leituras continuas: a amostragem dos sinais do TPC e o armazenamento em memória dos dados não podem acontecer simultaneamente. Além disso, estes circuitos integrados presentam um alto consumo (considerando o elevado número de canais necessários) e não podem operar em ambientes sometidos a radiação, limitando seu uso em outras aplicações em experimentos de física de altas energias (HEP - High Energy Physics) ou aeroespaciais. Esta proposta inclui o projeto, simulação, fabricação, teste experimental e validação de um ASIC protótipo de aquisição de sinais e de processamento digital que possa ser usado na eletrônica de detecção dos sinais no cátodo do TPC, que suporte polaridades negativas de tensão de entrada e leitura continua de dados, com 32 canais por chip, com menor consumo de potência comparado com a versão anterior do chip, e que possa operar em ambientes sometidos a radiação. (AU)

Publicações científicas

(8)

(Referências obtidas automaticamente do Web of Science e do SciELO, por meio da informação sobre o financiamento pela FAPESP e o número do processo correspondente, incluída na publicação pelos autores)

HERNANDEZ, HUGO; DE SOUZA SANCHES, BRUNO CAVALCANTE; CARVALHO, DIONISIO; BREGANT, MARCO; PABON, ARMANDO AYALA; DA SILVA, RONALDO WILTON; HERNANDEZ, RAUL ACOSTA; WEBER, TIAGO OLIVEIRA; DO COUTO, ANDRE LUIS; CAMPOS, ARTHUR; et al. A Monolithic 32-Channel Front End and DSP ASIC for Gaseous Detectors. IEEE TRANSACTIONS ON INSTRUMENTATION AND MEASUREMENT, v. 69, n. 6, 1, p. 2686-2697, JUN 2020. (13/06885-4, 14/12664-3)

SANCHES, BRUNO; VAN NOIJE, WILHELMUS. An Optimized Radiation Tolerant Baseline Correction Filter for HEP Using AI Methodologies. IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I-REGULAR PAPERS, v. 68, n. 5, p. 1789-1799, MAY 2021. (14/12664-3, 13/06885-4)

HERNANDEZ, HUGO; CARVALHO, DIONISIO; SANCHES, BRUNO; SEVERO, LUCAS C.; VAN NOIJE, WILHELMUS; IEEE. Current Mode 1.2-Gbps SLVS Transceiver for Readout Front-end ASIC. 2017 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS (ISCAS), v. N/A, p. 4-pg., 2017-01-01. (14/12664-3, 13/06885-4)

SANCHES, BRUNO; VAN NOIJE, WILHELMUS; IEEE. A Radiation Tolerant Baseline Correction Filter for Front-ends in High Energy Physics Experiments. 2020 IEEE 11TH LATIN AMERICAN SYMPOSIUM ON CIRCUITS & SYSTEMS (LASCAS), v. N/A, p. 4-pg., 2020-01-01. (13/06885-4, 14/12664-3)

HERNANDEZ, HUGO; DE SOUZA SANCHES, BRUNO CAVALCANTE; CARVALHO, DIONISIO; BREGANT, MARCO; PABON, ARMANDO AYALA; DA SILVA, RONALDO WILTON; HERNANDEZ, RAUL ACOSTA; WEBER, TIAGO OLIVEIRA; DO COUTO, ANDRE LUIS; CAMPOS, ARTHUR; et al. A Monolithic 32-Channel Front End and DSP ASIC for Gaseous Detectors. IEEE TRANSACTIONS ON INSTRUMENTATION AND MEASUREMENT, v. 69, n. 6, p. 12-pg., 2020-06-01. (14/12664-3, 13/06885-4)

DE CARVALHO, DIONISIO; SANCHES, BRUNO; DE CARVALHO, M.; VAN NOIJE, WILHELMUS; IEEE. A flexible stand-alone FPGA-based ATE for ASIC manufacturing tests. 2018 IEEE 19TH LATIN-AMERICAN TEST SYMPOSIUM (LATS), v. N/A, p. 6-pg., 2018-01-01. (14/12664-3, 13/06885-4)

ADOLFSSON, J.; AYALA PABON, A.; BREGANT, M.; BRITTON, C.; BRULIN, G.; CARVALHO, D.; CHAMBERT, V.; CHINELLATO, D.; ESPAGNON, B.; HERNANDEZ HERRERA, H. D.; et al. SAMPA Chip: the New 32 Channels ASIC for the ALICE TPC and MCH Upgrades. Journal of Instrumentation, v. 12, APR 2017. (12/04583-8, 14/12664-3, 13/06885-4)

SANCHES, B.; BREGANT, M.; HERNANDEZ, H.; VAN NOIJE, W.. Successive approximation register ADC single event effects protection and evaluation. Journal of Instrumentation, v. 17, n. 4, p. 8-pg., 2022-04-01. (14/12664-3, 13/06885-4)