| Processo: | 13/24472-9 |
| Modalidade de apoio: | Bolsas no Brasil - Mestrado |
| Vigência (Início): | 01 de março de 2014 |
| Vigência (Término): | 29 de fevereiro de 2016 |
| Área do conhecimento: | Engenharias - Engenharia Elétrica |
| Pesquisador responsável: | João Antonio Martino |
| Beneficiário: | Victor de Bodt Sivieri |
| Instituição Sede: | Escola Politécnica (EP). Universidade de São Paulo (USP). São Paulo , SP, Brasil |
| Assunto(s): | Nanoeletrônica |
| Palavra(s)-Chave do Pesquisador: | Nanoeletrônica | Transistor de Tunelamento (TFET) | Transistores construídos em nanofios de silício | Microeletrônica - Dispositivos |
Resumo Com o avanço da tecnologia de fabricação de circuitos integrados, as dimensões dos transistores foram reduzidos para escalas nanométricas, onde problemas como o efeito de canal curto e a alta potência dissipada no dispositivo se tornam críticos.Com o intuito de minimizar o problema do efeito de canal curto surgiu a alternativa estrutural de substituir o tradicional transistor MOSFET de porta única para um transistor de múltiplas portas, tais como porta dupla (FinFET), porta tripla (Transistor 3D) e porta circundante (gate all around). Neste último caso o desempenho é significativamente melhor se o corpo do transistor tiver secção transversal circular e de pequeno diâmetro, também chamado de nanofio (nanowire).No entanto, para minimizar a potência dissipada é necessário o advento de uma tecnologia que tenha o seu comportamento o mais próximo possível de uma chave ideal, ou seja, com a inclinação de sublimiar inferior a 60mV/dec em temperatura ambiente. É neste contexto que surgem os transistores de tunelamento induzido por efeito de campo (TFET), que além de serem compatíveis com a tecnologia CMOS, têm seu princípio de funcionamento muito diferente. Nestes dispositivos a corrente elétrica é composta por portadores que tunelam da banda de valência da fonte para a banda de condução do canal em vez do mecanismo tradicional de difusão/deriva da fonte para dreno normalmente encontrados nos transistores MOS, o que permite que o TFET se comporte como uma chave mais próxima da ideal.Esse trabalho de mestrado visa estudar de forma inédita no Brasil um transistor Tunnel-FET (TFET) fabricado em estrutura de nanofio de silício. Este estudo será feito de forma teórica (simulação numérica) e experimental. Serão estudadas características digitais e analógicas do dispositivo e seu potencial para uso em circuitos integrados avançados para a próxima década. | |
| Matéria(s) publicada(s) na Agência FAPESP sobre a bolsa: | |
| TITULO | |
| Matéria(s) publicada(s) em Outras Mídias (0 total): | |
| Mais itensMenos itens | |
| VEICULO: TITULO (DATA) | |
| VEICULO: TITULO (DATA) | |