Modelagem, caracterização elétrica e extração de parâmetros elétricos de transistores MOS sem junções

• Processo: 14/13816-1
• Modalidade de apoio: Bolsas no Exterior - Estágio de Pesquisa - Mestrado
• Data de Início da vigência: 29 de setembro de 2014
• Data de Término da vigência: 28 de março de 2015
• Área de conhecimento: Engenharias - Engenharia Elétrica - Materiais Elétricos
• Pesquisador responsável: Marcelo Antonio Pavanello
• Beneficiário: Bruna Cardoso Paz
• Supervisor: Olivier Faynot
• Instituição Sede: Centro Universitário FEI (UNIFEI). Campus de São Bernardo do Campo. São Bernardo do Campo , SP, Brasil
• Instituição Anfitriã: Commissariat à l'énergie atomique et aux énergies alternatives (CEA), França
• Vinculado à bolsa: 12/24377-3 - Modelagem de nanofios transistores mos sem junções de porta dupla e tripla, BP.MS
• Assunto(s): Medidas elétricas Nanoeletrônica
• Palavra(s)-Chave do Pesquisador: Medidas Elétricas | Modelagem Analítica | Nanoeletrônica | Transistores Tridimensionais | Dispositivos Semicondutores

Resumo

Esse projeto tem por objetivo sustentar uma cooperação internacional entre o grupo de pesquisas coordenado pelo Prof. Dr. Marcelo Antonio Pavanello, do Departamento de Engenharia Elétrica do Centro Universitário da FEI, situado em São Bernardo do Campo, Brasil, e o grupo de pesquisas coordenado pelo Dr. Olivier Faynot, do the Laboratoire d'électronique et de technologie de l'information (Leti), situado em Grenoble, França. O Leti é um dos poucos centros de pesquisas no mundo capaz de fabricar dispositivos sem juncos e escala nanométrica.O maior foco deste projeto será a modelagem, caracterização elétrica e extração de parâmetros de transistores MOS sem juncos. O projeto será conduzido pela Srta. Bruna Paz como parte da dissertação de mestrado dela na FEI, durante um período de 6 meses de estadia no Leti. Durante a estadia, a Srta. Bruna irá trabalhar na evolução de um modelo analítico de MOSFETs sem junções de porta dupla para porta tripla. Adicionalmente, ela fará a caracterização elétrica de transistores sem junções avançados fabricados no Leti, extraindo parâmetros elétricos para completar o modelo em desenvolvimento.Assim, o estágio no Leti será de grande interesse para o trabalho de mestrado da aluna, pois ela poderá realizar a validação experimental do modelo de canal curto de dispositivos sem junções com escala nanométrica. (AU)

Publicações científicas

(Referências obtidas automaticamente do Web of Science e do SciELO, por meio da informação sobre o financiamento pela FAPESP e o número do processo correspondente, incluída na publicação pelos autores)

PAZ, B. C.; CASSE, M.; BARRAUD, S.; REIMBOLD, G.; FAYNOT, O.; AVILA-HERRERA, F.; CERDEIRA, A.; PAVANELLO, M. A.. Drain current model for short-channel triple gate junctionless nanowire transistors. MICROELECTRONICS RELIABILITY, v. 63, p. 1-10, AUG 2016. (14/13816-1, 12/24377-3)