Caracterização de estruturas semicondutoras tensionadas através da técnica de espectroscopia Raman

• Processo: 15/14065-2
• Modalidade de apoio: Bolsas no Brasil - Iniciação Científica
• Data de Início da vigência: 01 de outubro de 2015
• Data de Término da vigência: 30 de setembro de 2017
• Área de conhecimento: Engenharias - Engenharia Elétrica - Materiais Elétricos
• Pesquisador responsável: Jose Alexandre Diniz
• Beneficiário: Lucas Barroso Spejo
• Instituição Sede: Centro de Componentes Semicondutores (CCS). Universidade Estadual de Campinas (UNICAMP). Campinas , SP, Brasil
• Assunto(s): Semicondutores Silício CMOS Nanofios Transistores Estresse mecânico Tensão dos materiais Espectroscopia Raman
• Palavra(s)-Chave do Pesquisador: análise Raman | silício tensionado | Transistores MOS | Processos em Microeletrônica

Resumo

Em semicondutores com rede cristalina cúbica, a tensão é uma poderosa ferramenta na engenharia de estrutura de banda, fornecendo controle sobre deslocamento de banda, divisão de bandas e massa efetiva. Estas modificações físicas influenciam nas propriedades térmicas, ópticas e elétricas destes materiais. Por esta razão, materiais tensionados são aplicados em vários dispositivos comerciais, que variam desde eletrônica de alta velocidade até sistemas nanoeletromecânicos (nanoelectromechanical systems, NEMS). Na microeletrônica, o Si tensionado através de camadas estressoras (apresentando desta forma alta mobilidade de portadores de carga) foi o principal impulsionador no aumento do desempenho dos transistores nas décadas passadas. Agora, ele será implementado na próxima geração de dispositivos CMOS que apresentam nanofios em sua arquitetura. Entretanto, como o escalamento está alcançando o seu limite e, as técnicas que são hoje o estado da arte para aplicar estresse, serão ineficientes para os próximos nós tecnológicos, novos conceitos para permitir que as projeções para tecnologia CMOS (CMOS Roadmap) sejam executadas são imprescindíveis. Neste projeto, nos propomos a explorar novas técnicas para aplicar tensão em semicondutores, compatíveis com a tecnologia CMOS. O objetivo é fornecer, de forma controlada e permanente, alta tensão em nanofios sem utilizar atuadores externos. Isto permitirá estudar propriedades fundamentais de diferentes materiais em diferentes escalas e sob alto estresse mecânico. Para isso serão fabricadas estruturas constritas suspensas e uniaxialmente estressadas a partir de substratos tensionados (biaxialmente estressados) como material de partida. Como a tensão é inversamente proporcional à área da seção transversal da estrutura, o estresse mecânico acumula localmente e uniformemente na constrição. Quando a constrição alcança dimensões em escala nanométrica, ela é equivalente a um nanofio. O método proposto é completamente compatível com as principais técnicas de micro e nano fabricações utilizadas na indústria e na academia. Utilizando esta abordagem, nós planejamos caracterizar as propriedades dos materiais de nanofios de Si e Ge sob alto estresse mecânico. O método proposto permite uma investigação sistemática na qual as dimensões e a tensão sobre os materiais serão precisamente controladas, enquanto as estruturas estão precisamente distribuídas no substrato.