Memória Transacional Distribuída e Modelos Eficientes de Distribuição de Dados para Acelerar Aplicações com Estruturas de Dados Irregulares.

• Processo: 16/15337-9
• Modalidade de apoio: Bolsas no Brasil - Doutorado
• Data de Início da vigência: 01 de agosto de 2016
• Data de Término da vigência: 31 de julho de 2020
• Área de conhecimento: Ciências Exatas e da Terra - Ciência da Computação - Sistemas de Computação
• Pesquisador responsável: Guido Costa Souza de Araújo
• Beneficiário: João Paulo Labegalini de Carvalho
• Instituição Sede: Instituto de Computação (IC). Universidade Estadual de Campinas (UNICAMP). Campinas , SP, Brasil
• Vinculado ao auxílio: 13/08293-7 - CECC - Centro de Engenharia e Ciências Computacionais, AP.CEPID
• Bolsa(s) vinculada(s): 19/01110-0 - Análise de código para identificação de construções afins à primitivas de hardware, BE.EP.DR
• Assunto(s): Paralelismo Computação distribuída
• Palavra(s)-Chave do Pesquisador: Computação Distribuída | Paralelismo | Sistemas de Memória Transacional | Memórias Transacionais

Resumo

O rápido e significativo crescimento do poder computacional, tanto das máquinas convencionais como de alto desempenho, não foi acompanhado por um ganho em mesma escala na produtividade dos programadores comuns em escrever código eficiente, capaz de explorar a crescente heterogeneidade e paralelismo do hardware. A recente mudança na direção de IaaS (Infraestrutura como Serviço) permitiu que programadores comuns também tivessem acesso a HPC (Computação de Alto Desempenho). Todavia, para fazer uso de tais ambientes, os programadores ainda são forçados ou a repensar seus problemas em novas linguagens ou modelos funcionais de programação ou tomar todo o controle sobre os dados e comunicação. Nesse contexto, este projeto estudará como recursos recentemente adicionados ao hardware e novos modelos de programação podem ser combinados para melhorar, ou criar extensões de linguagens e ajudar os desenvolvedores a projetar soluções mais eficientes, escaláveis e de fácil manutenção.

Publicações científicas

(7)

(Referências obtidas automaticamente do Web of Science e do SciELO, por meio da informação sobre o financiamento pela FAPESP e o número do processo correspondente, incluída na publicação pelos autores)

BALDASSIN, ALEXANDRO; MURARI, RAFAEL; DE CARVALHO, JOAO P. L.; ARAUJO, GUIDO; CASTRO, DANIEL; BARRETO, JOAO; ROMANO, PAOLO; MALAWSKI, M; RZADCA, K. NV-PhTM: An Efficient Phase-Based Transactional System for Non-volatile Memory. EURO-PAR 2020: PARALLEL PROCESSING, v. 12247, p. 16-pg., 2020-01-01. (13/08293-7, 18/15519-5, 19/10471-7, 16/15337-9)

HONORIO, BRUNO CHINELATO; DE CARVALHO, JOAO P. L.; BALDASSIN, ALEXANDRO; BIANCHINI, CD; DESOUZA, PSL; DEBARROS, COF; FERREIRA, RAC. On the Efficiency of Transactional Code Generation: A GCC Case Study. 2018 SYMPOSIUM ON HIGH PERFORMANCE COMPUTING SYSTEMS (WSCAD 2018), v. N/A, p. 7-pg., 2018-01-01. (16/12103-7, 16/15337-9)

DE CARVALHO, JOAO P. L.; ARAUJO, GUIDO; BALDASSIN, ALEXANDRO. The Case for Phase-Based Transactional Memory. IEEE TRANSACTIONS ON PARALLEL AND DISTRIBUTED SYSTEMS, v. 30, n. 2, p. 459-472, FEB 2019. (16/15337-9)

HONORIO, BRUNO CHINELATO; DE CARVALHO, JOAO P. L.; SKAF, MUNIR; ARAUJO, GUIDO; MILFELD, K; DESUPINSKI, BR; KOESTERKE, L; KLINKENBERG, J. Using OpenMP to Detect and Speculate Dynamic DOALL Loops. OPENMP: PORTABLE MULTI-LEVEL PARALLELISM ON MODERN SYSTEMS, v. 12295, p. 16-pg., 2020-01-01. (19/04536-9, 13/08293-7, 16/15337-9, 19/01110-0)

DE CARVALHO, JOAO P. L.; HONORIO, BRUNO C.; BALDASSIN, ALEXANDRO; ARAUJO, GUIDO; IEEE. Improving Transactional Code Generation via Variable Annotation and Barrier Elision. 2020 IEEE 34TH INTERNATIONAL PARALLEL AND DISTRIBUTED PROCESSING SYMPOSIUM IPDPS 2020, v. N/A, p. 10-pg., 2020-01-01. (19/04536-9, 13/08293-7, 16/15337-9, 18/15519-5)

DE CARVALHO, JOAO P. L.; KUZMA, BRAEDY; ARAUJO, GUIDO; ASSOC COMP MACHINERY. Acceleration Opportunities in Linear Algebra Applications via Idiom Recognition. ICPE'20: COMPANION OF THE ACM/SPEC INTERNATIONAL CONFERENCE ON PERFORMANCE ENGINEERING, v. N/A, p. 2-pg., 2020-01-01. (13/08293-7, 16/15337-9, 19/01110-0)

MATTOS, LUIS; CESAR, DIVINO; SALAMANCA, JUAN; DE CARVALHO, JOAO P. L.; PEREIRA, MARCIO; ARAUJO, GUIDO; IEEE. DOACROSS Parallelization based on Component Annotation and Loop-carried Probability. 2018 30TH INTERNATIONAL SYMPOSIUM ON COMPUTER ARCHITECTURE AND HIGH PERFORMANCE COMPUTING (SBAC-PAD 2018), v. N/A, p. 4-pg., 2018-01-01. (13/08293-7, 16/15337-9, 15/04285-5)

Publicações acadêmicas

(Referências obtidas automaticamente das Instituições de Ensino e Pesquisa do Estado de São Paulo)

CARVALHO, João Paulo Labegalini de. Improving hardware/software transactional memory codesign: a phase-based and over-instrumentation elimination approach = Melhorando o codesign hardware/software em memória transacional: uma abordagem baseada em fases e eliminação de instrumentação em excesso. 2020. Tese de Doutorado - Universidade Estadual de Campinas (UNICAMP). Instituto de Computação Campinas, SP.