Busca avançada
Ano de início
Entree

Piezoresistência gigante e mobilidade elétrica de portadores em nanofios de silício ultra-tensionados

Processo: 18/02598-4
Linha de fomento:Bolsas no Brasil - Mestrado
Vigência (Início): 01 de outubro de 2018
Vigência (Término): 31 de março de 2020
Área do conhecimento:Engenharias - Engenharia Elétrica - Materiais Elétricos
Convênio/Acordo: Coordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES)
Pesquisador responsável:Jose Alexandre Diniz
Beneficiário:Lucas Barroso Spejo
Instituição-sede: Centro de Componentes Semicondutores (CCS). Universidade Estadual de Campinas (UNICAMP). Campinas , SP, Brasil
Assunto(s):Nanofios   Piezoeletricidade

Resumo

Semicondutores tensionados mecanicamente apresentam diversas propriedades físicas que são de grande interesse para as ciências pura e aplicada. Essas características estão relacionadas a mudanças em suas propriedades elétricas, térmicas e óticas devido a mudanças no diagrama de bandas do material. Além disso, as técnicas de fabricação utilizadas para criar estruturas tensionadas são de vital importância, pois elas apresentam-se como fator limitante para alcançar elevado estresse, uniformidade do estresse, tipo de estresse (uniaxial, biaxial, compressivo, tração), assim como a necessidade do uso de atuadores externos entre outros fatores. Neste sentido, a otimização da mobilidade elétrica de portadores em silício estressado vêm sendo amplamente investigada e aplicada na indústria de dispositivos nanoeletrônicos (transistores) de alta velocidade, para se extender a lei de MooreNeste projeto, pretende-se fabricar nanofios com níveis de strain uniaxial e uniforme muito acima do utilizado pela indústria. Esta tarefa será realizada de forma controlada pelas dimensões do nanofio na escala nanométrica, sem o uso de atuadores mecânicos externos e, com um processo compatível com a indústria para produzir um método consistente para fabricação futura de transistores. Adicionalmente, o estudo da mobilidade em níveis altíssimos de strain pretende gerar um avanço tecnológica, sendo um passo à frente na fabricação da próxima geração de transistores de alta performance.Além disso, estrutura fabricada neste trabalho será utilizada para o estudo do fenômeno de piezoresistência gigante em nanofios, no qual foi recentemente investigado por Rongrui Re et al.[1], atraindo grande atenção da comunidade científica devido ao seu potencial de aplicação em sensores de alta sensibilidade e microeletrônica de alta velocidade. Contudo, o fenômeno físico por trás da piezoresistência gigante continua desconhecido e requer mais estudos, no qual é proposto neste trabalho.Em resumo, nós visamos obter nanofios de silício para o estudo da mobilidade elétrica de portadores, assim como a piezoresistência gigante em níveis de estresse mecânico maiores que os valores atuais presentes na literatura. Esse objetivo será alcançado com controle preciso e sem atuadores externos em um processo top-down compatível com a indústria de semicondutores.[1]R. He and P. Yang, "Giant piezoresistance effect in silicon nanowires," Nat. Nanotechnol., vol. 1, no. 1, pp. 42-46, 2006.