Fabricação e caracterização de transistores MOSFET baseados em nanofios de silício ultra-tensionados

• Processo: 22/16809-2
• Modalidade de apoio: Bolsas no Brasil - Mestrado
• Data de Início da vigência: 01 de agosto de 2023
• Data de Término da vigência: 28 de fevereiro de 2025
• Área de conhecimento: Engenharias - Engenharia Elétrica - Materiais Elétricos
• Pesquisador responsável: Marcos Vinicius Puydinger dos Santos
• Beneficiário: Kung Shao Chi
• Instituição Sede: Faculdade de Engenharia Elétrica e de Computação (FEEC). Universidade Estadual de Campinas (UNICAMP). Campinas , SP, Brasil
• Auxílio(s) vinculado(s): 24/12009-7 - 38th Symposium on Microelectronics Technology and Devices - SBMicro 2024, AR.BR
• Assunto(s): Transistores MOSFET
• Palavra(s)-Chave do Pesquisador: Mosfet | Nanofios de silício | Piezoresistência Gigante | Pseudo-MOS | Silício tensionado mecanicamente | Microeletrônica e Nanofabricação

Resumo

Semicondutores tensionados mecanicamente apresentam diversas propriedades físicas que são de grande interesse para as ciências pura e aplicada. Essas características estão relacionadas a mudanças em suas propriedades elétricas, térmicas e ópticas devido a mudanças no diagrama de bandas do material. Além disso, as técnicas de fabricação utilizadas para criar estruturas tensionadas são de vital importância, pois elas apresentam- se como fator limitante para alcançar elevado estresse, uniformidade do estresse, tipo de estresse (uniaxial, biaxial, compressivo, tracionador), assim como a necessidade do uso de atuadores externos. Dessa forma, a otimização da mobilidade elétrica de portadores em silício tensionado vem sendo amplamente investigada e aplicada na indústria de microeletrônica (transistores) de alta velocidade, para se estender a lei de Moore.Nesse sentido, este projeto propõe a fabricação de nanofios com níveis de tensionamento uniaxial e uniforme muito acima daqueles utilizados pela indústria. Esta tarefa será realizada de forma controlada pelas dimensões do nanofio na escala nanométrica, sem o uso de atuadores mecânicos externos e, com um processo compatível com a indústria microeletrônica para produzir um método adequado de fabricação de transistores. Adicionalmente, o estudo da mobilidade em níveis altíssimos de strain pretende gerar um avanço tecnológico, sendo um passo à frente na fabricação da próxima geração de transistores de alta performance.Além disso, os nanofios fabricados neste trabalho serão utilizados para o estudo do fenômeno de piezoresistência gigante em nanofios, que tem sido recentemente investigada na literatura, atraindo grande atenção da comunidade científica devido ao seu potencial de aplicação em sensores de alta sensibilidade e microeletrônica de alta velocidade. Contudo, o fenômeno físico por trás da piezoresistência gigante continua desconhecido e requer mais estudos, o que é proposto neste trabalho. Também propõe-se neste trabalho fabricar dispositivos MOSFET baseados em nanofios ultra-tensionados utilizando a topologia do tipo gate-all-around (GAA) para extração da mobilidade de portadores em função do stress.Em resumo, visamos obter nanofios de silício para o estudo da mobilidade elétrica de portadores, assim como da piezoresistência gigante em níveis de stress mecânico maiores que os valores atuais presentes na literatura. Esse objetivo será alcançado com controle preciso e sem atuadores externos em um processo top- down compatível com a tecnologia CMOS empregada na indústria de semicondutores.

Publicações científicas

(Referências obtidas automaticamente do Web of Science e do SciELO, por meio da informação sobre o financiamento pela FAPESP e o número do processo correspondente, incluída na publicação pelos autores)

CHI, KUNG SHAO; SPEJO, LUCAS BARROSO; MINAMISAWA, RENATO A.; DOS SANTOS, MARCOS V. PUYDINGER. Single nanofabrication step of low series resistance nanowire-based devices for giant piezoresistance characterization. 2024 38TH SYMPOSIUM ON MICROELECTRONICS TECHNOLOGY AND DEVICES, SBMICRO 2024, v. N/A, p. 4-pg., 2024-01-01. (22/16809-2)