Determinação da Largura Efetiva de Transistores FD SOI de Nanofios e Nanofolhas

• Processo: 25/05746-8
• Modalidade de apoio: Bolsas no Brasil - Iniciação Científica
• Data de Início da vigência: 01 de outubro de 2025
• Data de Término da vigência: 30 de setembro de 2026
• Área de conhecimento: Engenharias - Engenharia Elétrica - Materiais Elétricos
• Pesquisador responsável: Michelly de Souza
• Beneficiário: Thiago Ornelas Aravena
• Instituição Sede: Centro Universitário FEI (UNIFEI). Campus de São Bernardo do Campo. São Bernardo do Campo , SP, Brasil
• Assunto(s): Medidas elétricas Simulação numérica Semicondutores
• Palavra(s)-Chave do Pesquisador: Extração de parâmetros de transistores | Medidas Elétricas | Nanofios transistores | Simulações Númericas | Soi Mosfet | Dispositivos semicondutores

Resumo

Transistores SOI (Silicon-On-Insulator) tem se constituído como uma importante alternativa à tecnologia CMOS convencional, impulsionando a contínua redução de dimensões de dispositivos em circuitos integrados de altíssima escala de integração (Ultra Large Scale Integration - ULSI). Nesta tecnologia, os dispositivos são fabricados em uma fina camada de silício, separada do restante do substrato por um material isolante. Entretanto, para transistores com dimensões extremamente reduzidas, da ordem de 22 nm, transistores de múltiplas portas constituem uma promissora alternativa para solucionar os problemas decorrentes da contínua redução das dimensões dos transistores MOS planares, uma vez que melhoram o controle eletrostático das cargas na região do canal, reduzindo a ocorrência de efeitos de canal curto. Desta forma, transistores de múltiplas portas, tais como os FinFETs, têm ganhado atenção da comunidade científica graças ao seu bom desempenho em aplicações digitais e analógicas. Mais recentemente, a redução da altura da aleta de Si em FinFETs, deu origem aos transistores MOS de nanofios e nanofolhas que, por apresentarem seção transversal de poucos nanometros, possibilitam excelente controle eletrostático, permitindo a obtenção de transistores com comprimento de canal de poucos nanômetros. A largura efetiva de um transistor é um parâmetro crucial que influencia diretamente suas características elétricas, como corrente de saturação, transcondutância e capacitância. Definir com precisão essa largura é importante porque permite projetar circuitos com o desempenho desejado, otimizar o consumo de energia e garantir a confiabilidade dos dispositivos. Assim, neste projeto de Iniciação Científica, será realizado um estudo da largura efetiva de transistores de nanofios e nanofolhas de dimensões nanométricas, através da análise e adequação de métodos de extração propostos para transistores MOS planares. O estudo será realizado através de simulações numéricas tridimensionais e posteriormente aplicados a medidas elétricas de transistores MOS de nanofio e nanofolhas fabricados no CEA-Leti, França.