Busca avançada
Ano de início
Entree

Bruna Cardoso Paz

CV Lattes


Fundação Educacional Inaciana Padre Sabóia de Medeiros (FEI). Centro Universitário da FEI (UNIFEI). Campus de São Bernardo do Campo  (Instituição-sede da última proposta de pesquisa)
País de origem: Brasil

Possui graduação (2012), mestrado (2015) e doutorado (2018) em Engenharia Elétrica pelo Centro Universitário FEI. Atualmente, faz pós-doutorado no CEA-LETI, Grenoble, França, atuando nos seguintes temas: computadores quânticos, quantum dots, quantum bits, ultra baixa temperatura, caracterização elétrica, FD SOI, arquiteturas avançadas de MOSFETs. (Fonte: Currículo Lattes)

Bolsas no país
Bolsas no Exterior
Apoio FAPESP em números * Quantidades atualizadas em 17/10/2020
Colaboradores mais frequentes em auxílios e bolsas FAPESP
Contate o Pesquisador

Este canal da BV/FAPESP deve ser utilizado tão somente para mensagens, referentes aos projetos científicos financiados pela FAPESP.


 

 

 

 

Palavras-chave utilizadas pelo pesquisador
Publicações resultantes de Auxílios e Bolsas sob responsabilidade do(a) pesquisador(a) (5)

(Referências obtidas automaticamente do Web of Science e do SciELO, por meio da informação sobre o financiamento pela FAPESP e o número do processo correspondente, incluída na publicação pelos autores)

Publicações5
Citações11
Cit./Artigo2,2
Dados do Web of Science

PAZ, BRUNA CARDOSO; CASSE, MIKAEL; BARRAUD, SYLVAIN; REIMBOLD, GILLES; VINET, MAUD; FAYNOT, OLIVIER; PAVANELLO, MARCELO ANTONIO. Low temperature influence on performance and transport of Omega-gate p-type SiGe-on-insulator nanowire MOSFETs. Solid-State Electronics, v. 159, n. SI, p. 83-89, . Citações Web of Science: 0. (15/10491-7)

PAZ, BRUNA CARDOSO; CASSE, MIKAEL; BARRAUD, SYLVAIN; REIMBOLD, GILLES; VINET, MAUD; FAYNOT, OLIVIER; PAVANELLO, MARCELO ANTONIO. Methodology to separate channel conductions of two level vertically stacked SOI nanowire MOSFETs. Solid-State Electronics, v. 149, p. 62-70, . Citações Web of Science: 0. (15/10491-7)

PAZ, B. C.; CASSE, M.; BARRAUD, S.; REIMBOLD, G.; FAYNOT, O.; AVILA-HERRERA, F.; CERDEIRA, A.; PAVANELLO, M. A.. Drain current model for short-channel triple gate junctionless nanowire transistors. MICROELECTRONICS RELIABILITY, v. 63, p. 1-10, . Citações Web of Science: 4. (12/24377-3, 14/13816-1)

PAZ, BRUNA CARDOSO; CASSE, MIKAEL; BARRAUD, SYLVAIN; REIMBOLD, GILLES; VINET, MAUD; FAYNOT, OLIVIER; PAVANELLO, MARCELO ANTONIO. Study of silicon n- and p-FET SOI nanowires concerning analog performance down to 100 K. Solid-State Electronics, v. 128, n. SI, p. 60-66, . Citações Web of Science: 4. (15/10491-7)

PAZ, BRUNA CARDOSO; CASSE, MIKAEL; BARRAUD, SYLVAIN; REIMBOLD, GILLES; VINET, MAUD; FAYNOT, OLIVIER; PAVANELLO, MARCELO ANTONIO. Electrical characterization of vertically stacked p-FET SOI nanowires. Solid-State Electronics, v. 141, p. 84-91, . Citações Web of Science: 3. (16/06301-0, 15/10491-7)

Por favor, reporte erros na informação da página do pesquisador escrevendo para: cdi@fapesp.br.
X

Reporte um problema na página


Detalhes do problema: