Projeto e Implementação de um IP Soft Core Embarcado para Otimizar a Codificação H.264

• Processo: 11/12227-4
• Modalidade de apoio: Bolsas no Brasil - Iniciação Científica
• Data de Início da vigência: 01 de outubro de 2011
• Data de Término da vigência: 30 de setembro de 2012
• Área de conhecimento: Ciências Exatas e da Terra - Ciência da Computação - Sistemas de Computação
• Pesquisador responsável: Fábio Dacêncio Pereira
• Beneficiário: Cleverson Abreu Teotonio
• Instituição Sede: Centro Universitário Eurípedes Soares da Rocha. Fundação de Ensino Eurípedes Soares Rocha (FEESR). Marília , SP, Brasil
• Assunto(s): Análise de desempenho Sistemas embarcados
• Palavra(s)-Chave do Pesquisador: Análise de Desempenho | Codesign | Codificador H | Coprocessador H | Sistemas Embarcados em FPGA | 264 | Sistemas Embarcados

Resumo

Esta pesquisa tem por finalidade a descrição em VHDL/C e a respectiva implementação em FPGA de um IP Soft Core embarcado de um acelerador para codificação de vídeo de acordo com a Recomendação ITU-T H.264. Neste projeto serão destacados módulos críticos de desempenho no processamento da codificação de vídeo H.264. Este módulos serão implementados como hardware dedicado em FPGA, enquanto que as demais funcionalidades da codificação serão executadas em software, por meio de um processador embarcado PowerPC.