Projeto de amplificador integrado utilizando a tecnologia SOI CMOS de 130 nm.

• Processo: 24/19181-0
• Modalidade de apoio: Bolsas no Brasil - Iniciação Científica
• Data de Início da vigência: 01 de junho de 2025
• Data de Término da vigência: 31 de maio de 2026
• Área de conhecimento: Engenharias - Engenharia Elétrica - Circuitos Elétricos, Magnéticos e Eletrônicos
• Pesquisador responsável: Paula Ghedini Der Agopian
• Beneficiário: Gabriel Kawanaka Rubio
• Instituição Sede: Faculdade de Engenharia. Universidade Estadual Paulista (UNESP). Campus Experimental São João da Boa Vista. São João da Boa Vista , SP, Brasil
• Palavra(s)-Chave do Pesquisador: amplificador integrado | SOI MOSFETs | tecnologia de 130 nm | Micro/Nanoeletrônica

Resumo

Com o constante avanço e miniaturização dos dispositivos, o controle dos efeitos de canal curto em transistores MOSFETs convencionais se tornou um desafio significativo para o progresso tecnológico. Os transistores MOSFETs fabricados em tecnologia SOI surgiram como uma solução, oferecendo melhorias notáveis no desempenho, maior resistência aos efeitos de canal curto e maior velocidade de chaveamento.Este projeto tem como objetivo estudar o comportamento elétrico dos transistores da tecnologia SOI CMOS, tanto totalmente quanto parcialmente depletados, e aplicá-los em blocos analógicos frequentemente usados no design de circuitos integrados. A iniciação científica será focada na caracterização elétrica DC desses transistores, analisando tanto parâmetros básicos quanto analógicos. As análises serão realizadas por meio de medidas experimentais desses transistores, fundamentais para o entendimento das diferenças existentes entre os transistores totalmente e parcialmente depletados e a calibração do modelo a ser utilizado na simulação do amplificador utilizando o transistor totalmente depletado. Para encontrar as capacitâncias inerentes ao projeto, o leiaute do amplificador será projetado utilizando o Microwind, a partir do qual será avaliada sua característica de transferência estática e seu comportamento dinâmico. Também será extraído o código SPICE para podermos simular utilizando o modelo BSIMSOI considerando características inerentes do projeto (leiaute). O projeto também busca complementar a formação acadêmica do estudante, uma vez que a tecnologia SOI CMOS não é abordada durante a graduação, e o desenvolvimento de blocos analógicos integrados está se tornando cada vez mais relevante. (AU)