Busca avançada
Ano de início
Entree

Donner: simulador do processador DLX em ArchC

Processo: 01/10736-7
Modalidade de apoio:Bolsas no Brasil - Iniciação Científica
Data de Início da vigência: 01 de dezembro de 2001
Data de Término da vigência: 30 de novembro de 2003
Área de conhecimento:Ciências Exatas e da Terra - Ciência da Computação - Sistemas de Computação
Pesquisador responsável:Paulo Cesar Centoducatte
Beneficiário:Marcio Juliato
Instituição Sede: Instituto de Computação (IC). Universidade Estadual de Campinas (UNICAMP). Campinas , SP, Brasil
Assunto(s):Arquitetura e organização de computadores   VHDL (linguagem de programação)
Palavra(s)-Chave do Pesquisador:Arquitetura De Computadores | Descompressor De Codigo | Processadores | Simulador | System C | Vhdl

Resumo

Atualmente está-se realizando, no Laboratório de Sistemas de Computação (LSC) do Instituto de Computação da UNICAMP, uma integração entre o processador LEON e um descompressor de código em tempo de execução, ambos descritos em VHDL (Linguagem de Descrição de Hardware), com o intuito de se obter um sistema com maiores recursos e funcionalidades. Nesse contexto, surgiu a necessidade de se desenvolver um simulador com precisão de ciclos para o descompressor de código, o qual é proposto nesse projeto de iniciação científica. Um simulador com essas características é necessário, pois simular um código VHDL é muito lento em relação a um código compilado. O modelo do LEON, já possui um simulador com essas características, o que torna o desenvolvimento do simulador e posterior integração àquele, algo extremamente útil. Para desenvolver o simulador, dever-se-á primeiramente estudar os modelos do descompressor, do processador e da interface entre eles, devendo-se também familiarizar-se com a arquitetura SPARC utilizada pelo LEON. Em seguida será estudado a linguagem SystemC, na qual será desenvolvido o simulador, sendo que, após a fase de estudos, será realizada à fase de codificação daquele. O projeto será finalizado com a fase de testes e validação do modelo. Com isso, o LSC pretende dar prosseguimento ao estudo sobre compressão de código, implementando novas técnicas e principalmente testando o desempenho delas. (AU)

Matéria(s) publicada(s) na Agência FAPESP sobre a bolsa:
Mais itensMenos itens
Matéria(s) publicada(s) em Outras Mídias ( ):
Mais itensMenos itens
VEICULO: TITULO (DATA)
VEICULO: TITULO (DATA)