Integração CMOS de uma rede neural para cancelamento adaptativo de ruído: parte analógica

• Processo: 99/11089-3
• Modalidade de apoio: Bolsas no Brasil - Iniciação Científica
• Data de Início da vigência: 01 de fevereiro de 2000
• Data de Término da vigência: 31 de janeiro de 2002
• Área de conhecimento: Engenharias - Engenharia Elétrica - Circuitos Elétricos, Magnéticos e Eletrônicos
• Pesquisador responsável: Jader Alves de Lima Filho
• Beneficiário: Flavio Barreto Rolim
• Instituição Sede: Faculdade de Engenharia (FEG). Universidade Estadual Paulista (UNESP). Campus de Guaratinguetá. Guaratinguetá , SP, Brasil
• Assunto(s): Circuitos integrados Redes neurais (computação) CMOS
• Palavra(s)-Chave do Pesquisador: Circuitos Integrados | Redes Neurais

Resumo

O projeto, simulação e edição de layout de circuitos analógicos referentes à integração de uma rede neural simples em tecnologia CMOS é proposta neste trabalho de Iniciação Científica. Uma possível aplicação do referido circuito neural corresponderia ao cancelamento adaptativo de ruído da rede elétrica (60Hz) superposto a sinais de eletrocardiogramas. A utilização de filtros rejeita-banda do tipo "notch" poderia alterar, de modo significativo, o espectro de frequência do sinal analisado. Uma versão inicial da rede neural foi integrada em tecnologia CMOS/SOI. Problemas de fabricação, no entanto, possibilitaram sua caracterização até o momento. Como alternativa, uma versão em tecnologia CMOS convencional é aqui proposta. Circuitos serão, ainda, adaptados a uma condição de operação em baixa tensão (ultra-Low voltage), embora uma alimentação de 3.3V seja inicialmente especificada. (AU)