Especialização de bypassing em arquiteturas VLIW particionadas

• Processo: 01/12762-5
• Modalidade de apoio: Bolsas no Brasil - Mestrado
• Data de Início da vigência: 01 de abril de 2002
• Data de Término da vigência: 31 de março de 2004
• Área de conhecimento: Ciências Exatas e da Terra - Ciência da Computação - Sistemas de Computação
• Pesquisador responsável: Guido Costa Souza de Araújo
• Beneficiário: Desirée Leopoldo da Silva
• Instituição Sede: Instituto de Computação (IC). Universidade Estadual de Campinas (UNICAMP). Campinas , SP, Brasil
• Assunto(s): Arquitetura de software Arquitetura de microprocessadores
• Palavra(s)-Chave do Pesquisador: Bypassing | Escalonamento De Codigo | Especializacao De Arquitetura | Processadores Vliw | Sistemas Dedicados

Resumo

Com o aumento do mercado de processadores dedicados, novas tecnologias surgem, entre elas a dos processadores VLIW dedicados. Neste tipo de arquitetura, o hardware e simplificado, em troca de um aumento da complexidade do software, o qual fica encarregado da análise de dependências e do escalonamento das instruções. Contudo, a obtenção de código eficiente para estas arquiteturas tem sido um desafio. Um dos problemas relacionados a arquiteturas VLIW é o uso de um único banco de registradores centralizado, o que requer um grande número de portas de leitura e escrita, conseqüentemente aumentando o custo e diminuindo o desempenho do processador. Para solucionar este problema, utilizam-se arquiteturas VLIW particionadas. Nesta arquitetura, o banco de registradores é dividido em vários bancos menores, cada um servindo a um subconjunto das unidades funcionais. Mas, com este tipo de arquitetura, instruções explicitas de cópia são necessárias quando uma unidade funcional necessita de um dado que está em outro banco. Para reduzir o número de instruções de cópia, bypassing entre unidades funcionais pode ser utilizado. Esta técnica possibilita que os resultados de instruções já executadas estejam disponível para as unidades funcionais que os necessitam diretamente dos registradores de pipeline. Este projeto visa explorar mais o uso de especializações derivadas de bypassing para melhorar o desempenho de arquiteturas VLIW particionadas dedicadas. (AU)