Resumo
Esta pesquisa tem por finalidade a descrição em VHDL/C e a respectiva implementação em FPGA de um IP Soft Core embarcado de um acelerador para codificação de vídeo de acordo com a Recomendação ITU-T H.264. Neste projeto serão destacados módulos críticos de desempenho no processamento da codificação de vídeo H.264. Este módulos serão implementados como hardware dedicado em FPGA, enquanto q…