Resumo
Nesse projeto iremos implementar três algoritmos simétricos (Blowfish, Twofish, CAST-128), e implementá-los em C e Java, no assembly de um microcontrolador e opcionalmente em FPGAs.
Centro Universitário Eurípedes Soares da Rocha (Instituição Sede da última proposta de pesquisa) País de origem: Colômbia
possui graduação em Engenharia Elétrica - Univ. Valle (1991), mestrado e doutorado em Eng. Elétrica pela Univ. de São Paulo (1994 e 1998). O doutorado foi Sandwich com a Univ. de Toronto, Canada (1996) e Chalmers University of Technology, Goteborg, Suecia (1997). Fez pós-doutorado na UFSCAR (2000). Atualmente é prof. Associado IV no DCOMP/UFS na cidade de Aracaju, Brasil. É membro sênior do IEEE e da ACM. Vice-Diretor do CCET (Centro de Ciências Exatas e Tecnologia) da UFS no período 2017-2021. Atuou como membro do Comitê da Área de Ciência da Computação da CAPES durante a Avaliação Trienal 2013 e Quadrienal 2013-2016 e 2017-2020. Membro do Prêmio CAPES - Melhor Tese de Doutorado - Área de Engenharias III, 2016/2017. É membro do Editoral Board de vários journals internacionais. Avaliador de cursos de computação e informática e Institucional do INEP/MEC. Tem participado como comitê de programa, em mais de 200 eventos internacionais e publicado vários livros na área de projeto de sistemas digitais reconfiguráveis e segurança em hardware. Foi o General Chair do evento internacional "Chip in Aracaju 2014" que integra os seguintes eventos: 27th SBCCI, 29th SBMICRO, 4th WCAS e 14th SFORUM. Foi o Program Chair do evento internacional WSS 2013 e 2014, e do WSCAD 2015, e General Chair do WSCAD 2016 (Aracaju, Brasil). Track chair em vários eventos internacionais, na área de Sistemas Embarcados e Circuitos Digitais de Baixo Consumo de Energia. Tem experiência na área de Ciência da Computação e Engenharia de Computação, com ênfase em Arquitetura de Sistemas de Computação, atuando principalmente nos seguintes assuntos: Computer Architecture, Embedded Systems, Hardware security, Power-Aware Computing, High Performance Computing and Performance Evaluation. (Fonte: Currículo Lattes)
Matéria(s) publicada(s) na Agência FAPESP sobre o(a) pesquisador(a) |
Mais itensMenos itens |
TITULO |
Matéria(s) publicada(s) em Outras Mídias ( ): |
Mais itensMenos itens |
VEICULO: TITULO (DATA) |
VEICULO: TITULO (DATA) |
Nesse projeto iremos implementar três algoritmos simétricos (Blowfish, Twofish, CAST-128), e implementá-los em C e Java, no assembly de um microcontrolador e opcionalmente em FPGAs.
Este trabalho apresenta uma proposta de implementação de alguns algoritmos de multiplicação de matrizes utilizando, para tanto, técnicas de paralelismo e de computação distribuída através da plataforma CORBA. Assim avaliar-se-á os desempenhos dessas implementações em N máquinas e através dos resultados obtidos propor otimizações possíveis. (AU)
O projeto consiste em desenvolver uma lógica de reconfiguração da memória cache tornando o fluxo de dados sensível ao tipo da aplicação que está em execução, ou seja, otimizando os parâmetros de construção das memórias conforme a necessidade. Para executarmos esse projeto temos de elaborar uma lógica de acesso reconfigurável, ou seja, que utilize elementos reprogramáveis (FPGAs) que possa…
2 | Auxílios à pesquisa concluídos |
7 | Bolsas no país concluídas |
9 | Todos os Auxílios e Bolsas |
Processos vinculados |