CV Lattes
Universidade Estadual de Campinas (UNICAMP). Faculdade de Engenharia Elétrica e de Computação (FEEC) (Instituição Sede da última proposta de pesquisa) País de origem: Brasil
Possui graduação em Engenharia Elétrica pela UNESP (2003) e mestrado em Engenharia Elétrica (microeletrônica) pela UNICAMP (2006), onde parte da pesquisa foi desenvolvida na universidade TU Delft - Holanda. Doutorado em Ciências e Tecnologias Espaciais, área de microeletrônica, pelo ITA (2017). Sócio da empresa de base tecnológica Miptech (2006 até presente). Colaborador do projeto PEICE - Estudo dos Efeitos da Radiação Ionizante em Componentes Eletrônicos e Fotônicos de 03/2008 até 02/2010 e colaborador do projeto CITAR no desenvolvimento de circuitos integrados resistentes a radiação (01/2014 até 03/2018). (Fonte: Currículo Lattes)
| Matéria(s) publicada(s) na Agência FAPESP sobre o(a) pesquisador(a) |
| Mais itensMenos itens |
| TITULO |
| Matéria(s) publicada(s) em Outras Mídias ( ): |
| Mais itensMenos itens |
| VEICULO: TITULO (DATA) |
| VEICULO: TITULO (DATA) |
Um estudo de realizações de amplificadores operacional classe AB CMOS compatíveis com baixa tensão de alimentação é proposto nesse projeto de pesquisa. Propõe-se, também, a integração e caracterização das estruturas que apresentarem melhor performance quanto ao controle de corrente quiescente, linearidade, resposta em freqüência, consumo, entre outras características. Os circuitos deverão…
Circuitos PLL (Phase-Locked Loop) são partes essenciais em sistemas de telecomunicações, em aplicações tais como moduladores/demoduladores, sintetizadores de freqüência, circuitos de re-sincronização (clock recovery circuits), entre outras [1-3]. Em andamento, um sistema PLL a ser integrado em um processo 0.8μm CMOS está em sua fase final de projeto, no DEE/FE-G/UNESP, pelo Grupo VLS…
| 2 | Bolsas no país concluídas |
| Processos vinculados | |