CV Lattes
Universidade Estadual de Campinas (UNICAMP). Instituto de Matemática, Estatística e Computação Científica (IMECC) (Instituição Sede da última proposta de pesquisa) País de origem: Brasil
Possui graduação em Engenharia Eletrônica pelo Instituto Tecnológico de Aeronáutica (1973), mestrado em Engenharia Elétrica pela Universidade de São Paulo (1980) e doutorado em Electrical Engineering - Stanford University (1987). Trabalhou na Fundação Centro de Pesquisa e Desenvolvimento em Telecomunicações como pesquisador e gerente de qualidade no período 1987 a 2010. Professor Associado do Instituto de Computação da Universidade Estadual de Campinas, com ingresso em 1991. Tem experiência na área de Ciência da Computação, com ênfase em Arquitetura de Sistemas de Computação, atuando principalmente nos seguintes temas: engenharia de software, qualidade de software, projeto e teste de circuitos VLSI e arquitetura de computadores. (Fonte: Currículo Lattes)
| Matéria(s) publicada(s) na Agência FAPESP sobre o(a) pesquisador(a) |
| Mais itensMenos itens |
| TITULO |
| Matéria(s) publicada(s) em Outras Mídias ( ): |
| Mais itensMenos itens |
| VEICULO: TITULO (DATA) |
| VEICULO: TITULO (DATA) |
Este pedido de auxilio à pesquisa visa viabilizar o desenvolvimento de 3 teses de mestrado e doutorado nas áreas de arquiteturas VLSI e EDA. Os tópicos de pesquisa são: a) Projeto e implementação em VLSI de um sistema para a execução paralela de simulação de falhas, juntamente com o desenvolvimento do simulador (Tese de doutorado); b) Desenvolvimento e estudo de modelos VHDL parametrizáve…
Neste trabalho é proposta a implementação de um processador de vizinhança para processamento digital de imagens. Este processador deverá oferecer uma satisfatória relação custo x desempenho, aliando flexibilidade de programação a uma arquitetura relativamente simples, dotada de processadores elementares (células) organizados num modelo sistólico de computação. Utilizando a tecnologia CMOS…
O projeto constitui-se de especificação e implementação de um chip para reconhecimento de padrões de imagens utilizando arquiteturas baseadas em redes neuronais. Os neurônios, por simplificações, são modelados através de RAMs (Random Acces Memory) integradas em um chip VLSI (Very Large Scale Integration). Os chips dedicados juntamente com alguns outros chips comerciais poderá formar um si…
| 1 | Auxílios à pesquisa concluídos |
| 2 | Bolsas no país concluídas |
| 3 | Todos os Auxílios e Bolsas |
| Processos vinculados | |