CV Lattes
ResearcherID
Google Scholar Citations
Centro Universitário Eurípedes Soares da Rocha (Instituição Sede da última proposta de pesquisa) País de origem: Brasil
Minha atuação e formação é na área de tecnologia da informação. Iniciei com a graduação Ciência da Computação(2002), na pós-graduação finalizei o mestrado em Mestrado em Ciência da Computação (2004) e doutorado em Engenharia Elétrica (2009). Tive a oportunidade de fazer um POSDOC em 2016 na UFS. Fui professor universitário, coordenador de curso, gestor de programas de pesquisa e do centro de inovação tecnológica homologado pelo Governo do Estado de São Paulo. Participei de projetos de PD de grandes empresas como Nestle, Foxconn Brasil, entre outras. Sou founder de empresas de base tecnológica como Smart Services e Integra Cargo. Atualmente sou sócio e C-level dessa empresas. (Fonte: Currículo Lattes)
| Matéria(s) publicada(s) na Agência FAPESP sobre o(a) pesquisador(a) |
| Mais itensMenos itens |
| TITULO |
| Matéria(s) publicada(s) em Outras Mídias ( ): |
| Mais itensMenos itens |
| VEICULO: TITULO (DATA) |
| VEICULO: TITULO (DATA) |
Recentemente, sistemas computacionais como Internet das Coisas e dispositivos móveis têm atraído muita atenção, alimentada em grande parte pelo crescente interesse em soluções inteligentes e especializadas. Tais sistemas visam abordar a conexão entre objetos físicos e virtuais, permitindo a coleta, troca, armazenamento de uma grande massa de dados, que quando processada tornar-se informaç…
Smart Card é um cartão que possui, resumidamente, as características básicas de um sistema computacional embarcado. Esse cartão apresenta memória EEPROM (Electrically-Erasable Programmable Read-Only Memory, armazena os Applets), memória ROM (Read-Only Memory, são armazenadas as JCVM, JCRE, API, bibliotecas), e memória RAM (Random Access Memory, armazena atributos em tempo de execução), e …
Esta pesquisa tem por finalidade a descrição em VHDL/C e a respectiva implementação em FPGA de um IP Soft Core embarcado de um acelerador para codificação de vídeo de acordo com a Recomendação ITU-T H.264. Neste projeto serão destacados módulos críticos de desempenho no processamento da codificação de vídeo H.264. Este módulos serão implementados como hardware dedicado em FPGA, enquanto q…
| 6 | Bolsas no país concluídas |
| Processos vinculados | |