Graduado em Engenharia Eletrônica e de Telecomunicações pela Unesp - "Universidade Estadual Paulista Júlio de Mesquita Filho", Campus São João da Boa Vista. Possui Técnico em Eletrônica pela ETEC - Centro Paula Souza. Foi membro da Empresa GCO engenharia como estagiário (2019) na área de programação e desenvolvimento de circuitos. Desenvolveu, durante a graduação, dois projetos de iniciação científica pela FAPESP: "Estudo e caracterização elétrica de transistores SOI MOSFETs de porta tripla (SOI FinFETs)." e "Aplicação de transistores SOI MOSFETs de porta tripla (SOI FinFETs) em circuito analógico". Tem experiência na área de Engenharia Elétrica, com ênfase em Circuitos Eletrônicos, atuando principalmente nos seguintes temas: semicondutores, nanoeletrônica e transistores. Atualmente cursando o mestrado em Engenharia Elétrica na área de nanoeletrônica pela FESJ-UNESP. (Fonte: Currículo Lattes)
| Matéria(s) publicada(s) na Agência FAPESP sobre o(a) pesquisador(a) |
| Mais itensMenos itens |
| TITULO |
| Matéria(s) publicada(s) em Outras Mídias ( ): |
| Mais itensMenos itens |
| VEICULO: TITULO (DATA) |
| VEICULO: TITULO (DATA) |
Com o avanço da tecnologia de fabricação de circuitos integrados, o escalamento dos dispositivos torna o controle das cargas na região de canal do transistor MOS convencional cada vez mais difícil e complexo. O transistor SOI (Silicon-On-Insulator) MOSFETs de múltiplas portas, também conhecido por transistor FinFET, aparecem como uma alternativa aos transistores planares devido ao melhor …
| 1 | Bolsas no país concluídas |
| Processos vinculados | |
CV Lattes
ORCID