Otimização do mecanismo de despacho para melhorar a eficiência energética de processadores

Resumo

A evolução de técnicas na área de arquitetura de computadores dá-se não apenas em função do ganho de desempenho na execução das aplicações, mas também guiada por limitações como área ocupada em chip, eficiência energética e dissipação de calor. A preocupação com a eficiência energética da máquina ganhou especial importância nos últimos anos, devido ao que se convencionou denominar "power wall", o fato de que a crescente densidade de transistores nos processadores gerou problemas de dissipação de calor excessiva e leakage, dirigindo o foco do desenvolvimento de novas máquinas para a replicação de núcleos ao invés do incremento das frequencias de clock. Já demonstrou-se que mais de 40% do consumo de potência de um processador concentra-se apenas em estágios iniciais do processamento, como o de busca por instruções e o de despacho das instruções para as unidades funcionais, o que sugere que melhorias na eficiência energética desse preâmbulo impactariam fortemente o consumo de potência geral. Neste trabalho pretende-se implementar uma otimização no mecanismo de escalonamento e despacho de instruções em processadores superescalares, de forma a tornar desnecessária a busca e a decodificação de instruções e também a resolução de dependências quando executado trecho de código em que um conjunto de instruções se repete seguidamente. Parte importante no início do projeto será a busca por um simulador adequado, que apresente as características necessárias para modelagem da otimização desejada. Tendo um bom modelo de processador fora-de-ordem para simulação, espera-se obter resultados animadores com relação à economia energética proporcionada pela modificação da microarquitetura. (AU)