Busca avançada
Ano de início
Entree

Arquitetura reconfigurável virtual para processamento de imagens em tempo real

Processo: 12/13899-9
Linha de fomento:Auxílio à Pesquisa - Regular
Vigência: 01 de dezembro de 2012 - 30 de novembro de 2014
Área do conhecimento:Ciências Exatas e da Terra - Ciência da Computação - Sistemas de Computação
Pesquisador responsável:Emerson Carlos Pedrino
Beneficiário:Emerson Carlos Pedrino
Instituição-sede: Centro de Ciências Exatas e de Tecnologia (CCET). Universidade Federal de São Carlos (UFSCAR). São Carlos, SP, Brasil
Assunto(s):Arquitetura e organização de computadores  Arquitetura reconfigurável  Programação genética  Reconhecimento de padrões  Processamento de imagens  Tempo-real  Visão computacional  Circuitos FPGA 

Resumo

O presente projeto tem por objetivo dar continuidade ao trabalho anterior de pesquisa (Projeto FAPESP: 2009/17736-4), no qual foi implementada uma arquitetura original para processamento de imagens em tempo real. A arquitetura desenvolvida anteriormente é uma arquitetura reconfigurável por meio de instruções morfológicas, lógicas, e de convolução, geradas automaticamente por software através de programação genética. A arquitetura desenvolvida utilizou FPGAs de alta complexidade e tem um grande número de aplicações em processamento de imagens, entre elas: filtragem, reconhecimento inteligente de padrões, e emulação de filtros desconhecidos de softwares comerciais. As imagens são fornecidas ao sistema através de uma câmera de vídeo comercial e os resultados podem ser visualizados em tempo real através de um monitor de vídeo. A arquitetura é capaz de processar, de forma rápida, imagens binárias, em níveis de cinza e coloridas utilizando uma seqüência de operadores morfológicos, lógicos e de convolução selecionados por um utilitário inteligente, baseado em programação genética, executado em um computador pessoal. Apesar de todas as contribuições obtidas anteriormente, o treinamento inteligente da arquitetura (determinação da melhor sequencia de operadores e parâmetros) realizado em software, demanda muito tempo de processamento. O presente projeto tem por objetivo investigar métodos de reconfiguração virtual para implementar os processos de treinamento para a arquitetura desenvolvida em hardware, diretamente na FPGA, de modo a reduzir o tempo de processamento para esta fase do processo. Para atingir o objetivo proposto será utilizada uma nova abordagem de programação genética destinada ao projeto automático de hardware, que é a programação genética cartesiana. Assim, os parâmetros genéticos, e os pares de imagens de entrada, para o treinamento da arquitetura, serão passados por software ao sistema, e o processamento evolucionário, incluindo os cálculos de aptidão de cromossomos, para as diversas aplicações envolvendo visão computacional, serão realizados em hardware. Portanto, as possibilidades de aplicações para o sistema proposto são muitas, assim, a arquitetura proposta deverá ser flexível para se adaptar a diversos problemas envolvendo visão artificial e com desempenho de hardware dedicado. Por fim, o sistema deverá servir de suporte a projetistas para o desenvolvimento de operadores complexos de imagens, o que é uma tarefa não trivial na prática. (AU)

Publicações científicas
(Referências obtidas automaticamente do Web of Science e do SciELO, por meio da informação sobre o financiamento pela FAPESP e o número do processo correspondente, incluída na publicação pelos autores)
PARIS, P. C. D.; PEDRINO, E. C.; NICOLETTI, M. C. Automatic learning of image filters using Cartesian genetic programming. Integrated Computer-Aided Engineering, v. 22, n. 2, p. 135-151, 2015. Citações Web of Science: 25.

Por favor, reporte erros na lista de publicações científicas escrevendo para: cdi@fapesp.br.
Mapa da distribuição dos acessos desta página
Para ver o sumário de acessos desta página, clique aqui.