Otimização do mecanismo de despacho para melhorar a eficiência energética de processadores

• Processo: 12/17278-9
• Modalidade de apoio: Bolsas no Brasil - Mestrado
• Data de Início da vigência: 01 de fevereiro de 2013
• Data de Término da vigência: 28 de fevereiro de 2014
• Área de conhecimento: Ciências Exatas e da Terra - Ciência da Computação - Sistemas de Computação
• Pesquisador responsável: Guido Costa Souza de Araújo
• Beneficiário: Rodolfo Guilherme Wottrich
• Instituição Sede: Instituto de Computação (IC). Universidade Estadual de Campinas (UNICAMP). Campinas , SP, Brasil
• Assunto(s): Arquitetura e organização de computadores Consumo de energia elétrica
• Palavra(s)-Chave do Pesquisador: Consumo de energia | Ilp | Processador superescalar | Arquitetura de Computadores

Resumo

A evolução de técnicas na área de arquitetura de computadores dá-se não apenas em função do ganho de desempenho na execução das aplicações, mas também guiada por limitações como área ocupada em chip, eficiência energética e dissipação de calor. A preocupação com a eficiência energética da máquina ganhou especial importância nos últimos anos, devido ao que se convencionou denominar "power wall", o fato de que a crescente densidade de transistores nos processadores gerou problemas de dissipação de calor excessiva e leakage, dirigindo o foco do desenvolvimento de novas máquinas para a replicação de núcleos ao invés do incremento das frequencias de clock. Já demonstrou-se que mais de 40% do consumo de potência de um processador concentra-se apenas em estágios iniciais do processamento, como o de busca por instruções e o de despacho das instruções para as unidades funcionais, o que sugere que melhorias na eficiência energética desse preâmbulo impactariam fortemente o consumo de potência geral. Neste trabalho pretende-se implementar uma otimização no mecanismo de escalonamento e despacho de instruções em processadores superescalares, de forma a tornar desnecessária a busca e a decodificação de instruções e também a resolução de dependências quando executado trecho de código em que um conjunto de instruções se repete seguidamente. Parte importante no início do projeto será a busca por um simulador adequado, que apresente as características necessárias para modelagem da otimização desejada. Tendo um bom modelo de processador fora-de-ordem para simulação, espera-se obter resultados animadores com relação à economia energética proporcionada pela modificação da microarquitetura. (AU)

Publicações acadêmicas

(Referências obtidas automaticamente das Instituições de Ensino e Pesquisa do Estado de São Paulo)

WOTTRICH, Rodolfo Guilherme. Loop parallelization in the cloud using OpenMP and MapReduce. 2014. Dissertação de Mestrado - Universidade Estadual de Campinas (UNICAMP). Instituto de Computação Campinas, SP.