Caracterizacao do gerador de estimulos diferenciais e projeto de uma memoria sram com compensacao da corrente de fuga na linha de dados.

• Processo: 00/10687-3
• Modalidade de apoio: Bolsas no Brasil - Iniciação Científica
• Data de Início da vigência: 01 de dezembro de 2000
• Data de Término da vigência: 30 de novembro de 2003
• Área de conhecimento: Engenharias - Engenharia Elétrica - Circuitos Elétricos, Magnéticos e Eletrônicos
• Pesquisador responsável: Jader Alves de Lima Filho
• Beneficiário: Peterson Ribeiro Agostinho
• Instituição Sede: Faculdade de Engenharia (FEG). Universidade Estadual Paulista (UNESP). Campus de Guaratinguetá. Guaratinguetá , SP, Brasil
• Assunto(s): Circuitos integrados
• Palavra(s)-Chave do Pesquisador: Circuitos Cmos | Circuitos Integrados | Circuitos Para Telecomunicacoe | Pll

Resumo

Circuitos PLL (Phase-Locked Loop) são partes essenciais em sistemas de telecomunicações, em aplicações tais como moduladores/demoduladores, sintetizadores de freqüência, circuitos de re-sincronização (clock recovery circuits), entre outras [1-3]. Em andamento, um sistema PLL a ser integrado em um processo 0.8μm CMOS está em sua fase final de projeto, no DEE/FE-G/UNESP, pelo Grupo VLSI & Instrumentação. Como principal característica, os circuitos projetados devem operar com baixa tensão de alimentação e possuir microconsumo de potência, como exigido em sistemas portáteis, operados por bateria. O presente trabalho de Iniciação Científica consistirá no auxílio às etapas de simulação globais, na qual os blocos projetados são inter-conectados, de edição de layout, verificação da base de dados para fabricação e caracterização experimental. (AU)