Tolerando acessos remotos em sistemas multiprocessadores de alto desempenho

• Processo: 97/03410-0
• Modalidade de apoio: Bolsas no Brasil - Doutorado
• Data de Início da vigência: 01 de julho de 1997
• Data de Término da vigência: 30 de setembro de 1998
• Área de conhecimento: Engenharias - Engenharia Elétrica
• Pesquisador responsável: Sergio Takeo Kofuji
• Beneficiário: Edward David Moreno Ordonez
• Instituição Sede: Escola Politécnica (EP). Universidade de São Paulo (USP). São Paulo , SP, Brasil
• Assunto(s): Engenharia de computação

Resumo

O seguinte trabalho tem como finalidade estudar o comportamento de sistemas de alto desempenho quando são inseridos alguns mecanismos que permitem tolerar as grandes latências dos acessos à memória em multiprocessadores de larga escala com memória compartilhada. Os mecanismos de interesse neste estudo são: Busca antecipada de dados (Data Prefetching) e a utilização de um cachê de terceiro nível. Busca antecipada de dados é uma técnica que permite ocultar o grande impacto causado por falhas de cachê, pois sobrepõe os acessos à memória com computação e outros acessos. Este mecanismo permite trazer e armazenar os dados em lugares próximos aos processadores antes que eles sejam usados. Este trabalho orienta-se a propor e avaliar um modelo para uma implementação especifica, a saber: busca antecipada de dados baseada em hardware, em particular Busca Seqüencial Fixa (Fixed Sequential Prefetching). Estuda-se também a utilização de um terceiro nível de cachê (L3), o qual armazenará unicamente acessos remotos. A análise será realizada considerando-se dois casos de comunicação através de memória compartilhada entre os diferentes nós: (i) acessos remotos armazenados nos cachês locais de cada processador (sistema A: mantém coerência de cachê), (ii) acessos remotos não armazenados nos cachês locais dos processadores (sistema B: sem coerência). A idéia é conhecer e avaliar os seus efeitos no desempenho de sistemas CC-NUMA baseados em aglomerados de SMPs (sistema A) e em aglomerados de estações de trabalhos (sistema B), ligados através de uma rede de interconexão de alta velocidade. Neste trabalho pretende-se analisar a influência de alguns parâmetros arquiteturais no desempenho dos sistemas multiprocessadores de alto desempenho anteriormente mencionados. Os parâmetros em análise são: tempo de acesso, tamanho, associatividade e tamanho de linha dos cachês. Também será estudado o efeito da latência e a largura de banda da rede de interconexão e do sistema de memória, o número de processadores por aglomerado. Para visualizar o impacto da utilização de cachês remotos no futuro próximo, também se avaliará o efeito dos avanços tecnológicos (velocidade dos processadores, das memórias, do barramento e da rede de interconexão). Os resultados serão obtidos usando simulação comandada a execução. Está sendo construído um simulador em C++, que será estimulado com os programas de avaliação do conjunto SPLASH-2 (benchmark amplamente conhecidos na área de processamento paralelo, os quais representam aplicações científicas e de engenharia). Para complementar os programas do SPLASH-2, são propostos e implementados três novos programas sintéticos que permitem uma melhor avaliação do sistema de memória das arquiteturas alvo. (AU)