Pré-regulador retificador entrelaçado (Interleaved) ZCS-FM boost, com controle digital através de dispositivo FPGA e linguagem VHDL

Autor(es)

Flávio Alessandro Serrão Gonçalves

• Tipo de documento: Tese de Doutorado
• Imprenta: Ilha Solteira. 2014-06-11.
• Instituição: Universidade Estadual Paulista (Unesp). Faculdade de Engenharia. Ilha Solteira
• Data de defesa: 2005-10-27
• Orientador: Carlos Alberto Canesin

Resumo

Este trabalho apresenta a análise, projeto e implementação de um pré-regulador retificador boost formado por células de potência entrelaçadas (interleaving), empregando técnicas de comutação não dissipativa, operando no modo de condução crítica, e controlado por dispositivo FPGA (Field Programmable Gate Array). Células de comutação não dissipativa com corrente nula (ZCS - Zero Current Switching) são utilizadas para proporcionar condições para minimização das perdas durante a entrada em condução e bloqueio dos interruptores e dos diodos boost. As células de comutação não dissipativa do tipo ZCS operam na região de fronteira entre os modos de condução contínua e descontínua, denominado como modo de condução crítica, eliminando-se as desvantagens relacionadas com os efeitos da recuperação reversa dos diodos boost operando no modo de condução contínua, especificamente, perdas adicionais (devidas à recuperação reversa) e problemas de interferências eletromagnéticas (EMI - Electromagnetic Interference). Adicionalmente, devido à técnica de interleaving, as principais vantagens apresentadas pelo retificador incluem a redução da amplitude do ripple da corrente de entrada, a redução da amplitude do ripple de alta freqüência da tensão de saída, a possibilidade da utilização de semicondutores que apresentem menores capacidades de corrente e tensão, reduzido volume do filtro de EMI requerido, elevado fator de potência e reduzida distorção harmônica total (DHT) na corrente de entrada, em conformidade com a norma IEC61000-3-2. O controle digital foi desenvolvido empregando linguagem de descrição de hardware (VHDL - Hardware Description Language) e implementada utilizando o dispositivo FPGA XC2S200E-SpartanII-E/Xilinx. As análises teóricas, a modelagem para as técnicas digitais, as metodologias de projeto e exemplos... (AU)

• Processo FAPESP: 00/13803-4 - Analise e implementacao de um novo conversor "interleaved" pre-regulador "zcs boost" com elevado fator de potencia, controlado por dispositivos logicos programaveis - fpga.
• Beneficiário: Flávio Alessandro Serrão Gonçalves
• Modalidade de apoio: Bolsas no Brasil - Doutorado