Resumo
Este projeto visa a implementação de algoritmos de DSP para radares com a utilização de FPGAs com o processador NIOS II (Hardware Reconfigurável), utilizando-se a ferramenta DSP Builder da Altera. O desenvolvimento de um sistema DSP em dispositivo lógico programáveis (PLDs) necessita de algoritmos avançados e ferramentas de desenvolvimento para HDL. A ferramenta DSP Builder integra estas …