Resumo
O objetivo deste projeto de pesquisa é fazer uma análise de certas classes de PLL ("phase-locked loops") de tempo discreto (e de redes formadas por estes) de modo a determinar faixas de valores de parâmetros para os quais estes dispositivos (ou redes formadas por estes) apresentem um estado de sincronismo (ponto de equilíbrio assintoticamente estável). Deste modo, pode-se projetar estes s…