Busca avançada
Ano de início
Entree

Ferramenta para exploração do espaço de projeto para arquiteturas heterogêneas de FPGAs e GPUs com foco em consumo de energia

Processo: 16/18937-7
Modalidade de apoio:Bolsas no Brasil - Doutorado Direto
Data de Início da vigência: 01 de junho de 2017
Data de Término da vigência: 31 de outubro de 2021
Área de conhecimento:Ciências Exatas e da Terra - Ciência da Computação - Sistemas de Computação
Pesquisador responsável:Vanderlei Bonato
Beneficiário:Andre Bannwart Perina
Instituição Sede: Instituto de Ciências Matemáticas e de Computação (ICMC). Universidade de São Paulo (USP). São Carlos , SP, Brasil
Bolsa(s) vinculada(s):18/22289-6 - Ferramenta de mapeamento em alto-nível para arquiteturas heterogêneas com FPGAs e GPUs, BE.EP.DD
Assunto(s):Sistemas embarcados   Computação heterogênea   Computação reconfigurável   Consumo de energia elétrica
Palavra(s)-Chave do Pesquisador:Computação Heterogênea | Computação Reconfigurável | High-Performance Computing | Sistemas Embarcados | Computação Heterogênea

Resumo

Por muitas décadas, um espectro largo de arquiteturas digitais foram desenvolvidas para a resolução de diferentes tipos de problemas em termos de suas características. Há alguns anos, tendências surgiram para a Computação Heterogênea, onde diferentes arquiteturas (ex. CPUs, GPUs, FPGAs) são usadas para a aceleração de problemas de larga-escala. Neste método de computação, partes de um código fonte são separadas (frequentemente através do encapsulamento em funções, conhecido como kernels) para serem executadas nos aceleradores heterogêneos. A tarefa de realizar tal separação de modo eficiente, porém, não é trivial. Há diversas investigações nesta área, como mapeamento de kernel (atribuindo kernels já definidos para os aceleradores de acordo com parâmetros como dependência de dados, fluxo de controle, etc.), transformação de kernel (transformando o código entre os kernels para o aumento de performance, por exemplo fusão ou fissão de kernels) entre outros. Arquiteturas reconfiguráveis são adequadas para a computação heterogênea, devido à sua performance aceitável atrelada com baixo consumo de energia. Neste projeto, nós propomos a criação de uma ferramenta de exploração em espaço de projeto integrada, envolvendo principalmente GPUs e FPGAs, onde o mapeamento dos kernels e transformações serão aplicadas não apenas para o aumento de performance, mas também para a redução do consumo de energia, movendo em direção da era dos computadores verdes. (AU)

Matéria(s) publicada(s) na Agência FAPESP sobre a bolsa:
Mais itensMenos itens
Matéria(s) publicada(s) em Outras Mídias ( ):
Mais itensMenos itens
VEICULO: TITULO (DATA)
VEICULO: TITULO (DATA)

Publicações científicas
(Referências obtidas automaticamente do Web of Science e do SciELO, por meio da informação sobre o financiamento pela FAPESP e o número do processo correspondente, incluída na publicação pelos autores)
PERINA, ANDRE BANNWART; BECKER, JUERGEN; BONATO, VANDERLEI; IEEE. ProfCounter: Line-Level Cycle Counter for Xilinx OpenCL High-Level Synthesis. 2019 26TH IEEE INTERNATIONAL CONFERENCE ON ELECTRONICS, CIRCUITS AND SYSTEMS (ICECS), v. N/A, p. 4-pg., . (18/22289-6, 16/18937-7)
PERINA, ANDRE BANNWART; BONATO, VANDERLEI; IEEE. Mapping Estimator for OpenCL Heterogeneous Accelerators. 2018 INTERNATIONAL CONFERENCE ON FIELD-PROGRAMMABLE TECHNOLOGY (FPT 2018), v. N/A, p. 4-pg., . (16/18937-7)
PERINA, ANDRE B.; SILITONGA, ARTHUR; BECKER, JURGEN; BONATO, VANDERLEI. ast Resource and Timing Aware Design Optimisation for High-Level Synthesi. IEEE TRANSACTIONS ON COMPUTERS, v. 70, n. 12, p. 2070-2082, . (18/22289-6, 16/18937-7)
Publicações acadêmicas
(Referências obtidas automaticamente das Instituições de Ensino e Pesquisa do Estado de São Paulo)
PERINA, Andre Bannwart. Lina: uma ferramenta de otimização de projeto para programação de FPGAs baseada em software. 2022. Tese de Doutorado - Universidade de São Paulo (USP). Instituto de Ciências Matemáticas e de Computação (ICMC/SB) São Carlos.