Uma implementação em FPGA de um processador de vizinhança para aplicação em imagens digitais

• Processo: 95/09722-9
• Modalidade de apoio: Bolsas no Brasil - Mestrado
• Data de Início da vigência: 01 de setembro de 1996
• Data de Término da vigência: 28 de fevereiro de 1997
• Área de conhecimento: Ciências Exatas e da Terra - Ciência da Computação - Sistemas de Computação
• Pesquisador responsável: Mario Lúcio Côrtes
• Beneficiário: Alexandro Magno dos Santos Adario
• Instituição Sede: Instituto de Matemática, Estatística e Computação Científica (IMECC). Universidade Estadual de Campinas (UNICAMP). Campinas , SP, Brasil
• Assunto(s): VHDL (linguagem de programação) Circuitos FPGA Processamento de imagens
• Palavra(s)-Chave do Pesquisador: Fpga | Processamento De Imagem | Sintese | Vhdl

Resumo

Neste trabalho é proposta a implementação de um processador de vizinhança para processamento digital de imagens. Este processador deverá oferecer uma satisfatória relação custo x desempenho, aliando flexibilidade de programação a uma arquitetura relativamente simples, dotada de processadores elementares (células) organizados num modelo sistólico de computação. Utilizando a tecnologia CMOS e implementado em FPGA, o processador apresentar-se-á como uma solução técnica e economicamente viável para a aplicação a que se destina. (AU)

Publicações acadêmicas

(Referências obtidas automaticamente das Instituições de Ensino e Pesquisa do Estado de São Paulo)

ADARIO, Alexandro Magno dos Santos. Uma implementação em FPGA de um processador de vizinhança para aplicação em imagens digitais. 1997. Dissertação de Mestrado - Universidade Estadual de Campinas (UNICAMP). Instituto de Computação Campinas, SP.