Proposta de uma metodologia para co projeto de hardware/software dedicada a processamento digital de sinais (dsp) baseada em sistemas multi core embarcados em fpgas.

• Processo: 06/57949-9
• Modalidade de apoio: Bolsas no Brasil - Doutorado
• Data de Início da vigência: 01 de maio de 2007
• Data de Término da vigência: 31 de março de 2008
• Área de conhecimento: Ciências Exatas e da Terra - Ciência da Computação - Sistemas de Computação
• Pesquisador responsável: Eduardo Marques
• Beneficiário: José Arnaldo Mascagni de Holanda
• Instituição Sede: Instituto de Ciências Matemáticas e de Computação (ICMC). Universidade de São Paulo (USP). São Carlos , SP, Brasil
• Assunto(s): Radar Circuitos FPGA
• Palavra(s)-Chave do Pesquisador: Dsp | Fpga | Multicore | Radar

Resumo

A tecnologia de Processamento de Sinal Digital (DSP) tem revolucionado várias áreas, sendo utilizado para um número cada vez maiores de aplicações, tais como telefones móveis, eletrodomésticos, radares, etc. Uma boa alternativa para implementação de sistemas de processamentos de sinal são os FPGAs, devido ao grande poder de processamento e a capacidade de personalização desses dispositivos. Além disso, novas características têm sido introduzidas nos FPGAs, tais como um grande número de multiplicadores embutidos, o que viabiliza a implementação de aplicações mais "pesadas" e o aumento da densidade dos FPGAs, pelo qual se tomou possível construir sistemas contendo múltiplos processadores, permitindo assim, explorar o paralelismo das aplicações. Neste projeto, pretende-se desenvolver uma metodologia para a realização do co-projeto de aplicações DSP, mais particularmente de radares, particionando-as entre os vários processadores de um sistema multicore implementado em FPGA. Esse co-projeto visa aumentar o desempenho na execução de aplicações DSP utilizando técnicas de paralelismo e customização de hardware. Também se pretende utilizar uma metodologia de estimação de potência para essas aplicações de modo a otimizar não só o desempenho, como também o consumo de energia. Os resultados de desempenho e consumo de potência deverão ser comparados aos da execução das mesmas aplicações em processadores de sinal digital de alto desempenho disponíveis no mercado. (AU)

Publicações acadêmicas

(Referências obtidas automaticamente das Instituições de Ensino e Pesquisa do Estado de São Paulo)

HOLANDA, José Arnaldo Mascagni de. Arquitetura multi-core reconfigurável para detecção de pedestres baseada em visão. 2017. Tese de Doutorado - Universidade de São Paulo (USP). Instituto de Ciências Matemáticas e de Computação (ICMC/SB) São Carlos.