Desenvolvimento da lógica de programação de um sistema portátil de aquisição de GEMs com o chip SAMPA

• Processo: 19/19091-2
• Modalidade de apoio: Bolsas no Brasil - Programa Capacitação - Treinamento Técnico
• Data de Início da vigência: 01 de outubro de 2019
• Data de Término da vigência: 31 de julho de 2020
• Área de conhecimento: Engenharias - Engenharia Elétrica - Circuitos Elétricos, Magnéticos e Eletrônicos
• Pesquisador responsável: Wilhelmus Adrianus Maria van Noije
• Beneficiário: Cesar Giacomini Penteado
• Instituição Sede: Escola Politécnica (EP). Universidade de São Paulo (USP). São Paulo , SP, Brasil
• Vinculado ao auxílio: 14/12664-3 - Desenvolvimento de instrumentação científica para o experimento ALICE do LHC-CERN, AP.ESP
• Assunto(s): VHDL (linguagem de programação) Circuitos FPGA Programação lógica Eletrônica
• Palavra(s)-Chave do Pesquisador: Asic | Fpga | Gems | portátil | Srs | Vhdl | Desenvolvimento com dispositivos FPGA e Microcontroladores

Resumo

A colaboração do RD51 do CERN surgiu em 2008 com o objetivo de potencializar e disseminar a pesquisa em Detectores Gasosos Baseados em Microestruturas (MPGD - do inglês Micropattern Gaseous Detectors). No âmbito desta colaboração, foi desenvolvido no CERN o Scalable Readout System (SRS), um sistema de aquisição de dados dedicado a estes detectores com o objetivo de padronizar a eletrônica nos diversos laboratórios, com a possibilidade de aumentar com facilidade a escala dos experimentos, para além de permitir uma interface simples de diferentes ASICs com a eletrônica de front end. O chip brasileiro SAMPA vai ser utilizado nos GEMs que vão substituir as câmaras multifilares dos planos de leitura da Câmara de Projeção Temporal do experimento ALICE no CERN. Apesar de ter sido desenvolvido para este experimento, o SAMPA tem uma versatilidade que permite a sua utilização não só em GEMs, mas nos outros tipos de MPGD. O SRS é uma oportunidade valiosa para disseminar o SAMPA pela comunidade científica que se dedica à pesquisa com MPGD, já que permite a implementação deste ASIC usando a eletrônica de front-end comum, sendo necessário apenas a programação adequada da sua FPGA, que processará os dados provenientes da placa que integra o chip. Neste contexto, o sistema que compõe um SRS é pouco adaptado para aplicações portáteis, pois exige racks, placas, fontes de alimentação, equipamentos de rede extra. Assim, seria extremamente vantajoso adaptar o SRS em um novo sistema, fisicamente compacto, leve e fácil de ser transportado, tornando o uso dessa eletrônica muito mais abrangente.