Busca avançada
Ano de início
Entree

Analisador lógico para análise on-chip de sistemas digitais implementados em FPGA

Processo: 09/08512-5
Linha de fomento:Bolsas no Brasil - Iniciação Científica
Vigência (Início): 01 de agosto de 2009
Vigência (Término): 31 de julho de 2010
Área do conhecimento:Engenharias - Engenharia Elétrica - Medidas Elétricas, Magnéticas e Eletrônicas, Instrumentação
Pesquisador responsável:Maximiliam Luppe
Beneficiário:Gabriel Santos da Silva
Instituição-sede: Escola de Engenharia de São Carlos (EESC). Universidade de São Paulo (USP). São Carlos , SP, Brasil
Assunto(s):VHDL (linguagem de programação)   Verilog   Circuitos digitais   Circuitos FPGA

Resumo

Tendo em vista o crescente amadurecimento dos dispositivos reconfiguráveis, tanto digitais (FPGA) como analógicos (FPAA), e de suas respectivas ferramentas de desenvolvimento, e de sua aplicação tanto em sistemas embarcados, como em instrumentação, torna-se necessária a formação de pessoal especializado e capacitado nesta área, e o desenvolvimento de ferramentas que possibilitem a análise do funcionamento das aplicações em tempo de funcionamento. Esta formação deve envolver, além do estudo das ferramentas existentes no mercado, o estudo de linguagens de hardware e o desenvolvimento de soft-cores para estas análises, como um Analisador Lógico On-Chip. (AU)

Matéria(s) publicada(s) na Agência FAPESP sobre a bolsa:
Matéria(s) publicada(s) em Outras Mídias (0 total):
Mais itensMenos itens
VEICULO: TITULO (DATA)
VEICULO: TITULO (DATA)