Otimizando o Desempenho de Memória Persistente por meio de Transações em Hardware

• Processo: 23/04971-2
• Modalidade de apoio: Bolsas no Brasil - Pós-Doutorado
• Data de Início da vigência: 01 de maio de 2023
• Data de Término da vigência: 30 de abril de 2025
• Área de conhecimento: Ciências Exatas e da Terra - Ciência da Computação - Sistemas de Computação
• Pesquisador responsável: Alexandro José Baldassin
• Beneficiário: Bruno Chinelato Honorio
• Instituição Sede: Instituto de Geociências e Ciências Exatas (IGCE). Universidade Estadual Paulista (UNESP). Campus de Rio Claro. Rio Claro , SP, Brasil
• Vinculado ao auxílio: 18/15519-5 - Otimizações de desempenho para arquiteturas multicore, AP.JP2
• Palavra(s)-Chave do Pesquisador: Gerenciamento de Memória | Memória persistente | Memória transacional em hardware | Sistemas de Memória, Transações

Resumo

A memória não volátil (NVM) tornou-se comercialmente disponível em 2018 com a memória persistente Optane DC da Intel. A NVM permite construir estruturas de dados que retêm seu conteúdo para fornecer reinicialização rápida. Uma questão importante é que os caches do processador são voláteis eos dados do programa que residem nesses caches são perdidos durante uma falha de energia. Além disso, o hardware utilizado pode remover caches fora de ordem, independentemente da ordem do programa, a menos que explicitamente especificado pelo programador. Ambas as condições podem corromperdados do programa na NVM levando a um estado incorreto após a reinicialização devido a uma falha de energia. A memória transacional (TM) tem sido um modelo de programação popular para implementar gerenciamento de dados duráveis, em particular com implementações de memória transacional em software (STM). As implementações de hardware de TM são mais desejáveis devido ao seu melhor desempenho geral do que as implementações do STM. Este trabalho visa combinar memória transacional em hardware com memória não volátil para criar estruturas de dados persistentes.