Projeto e implementacao de algoritmos de dsp (digital signal processing) utilizando-se a ferramenta dsp builder da altera.

• Processo: 06/57946-0
• Modalidade de apoio: Bolsas no Brasil - Iniciação Científica
• Data de Início da vigência: 01 de janeiro de 2007
• Data de Término da vigência: 31 de dezembro de 2007
• Área de conhecimento: Ciências Exatas e da Terra - Ciência da Computação
• Pesquisador responsável: Eduardo Marques
• Beneficiário: Rodrigo Rezende David
• Instituição Sede: Instituto de Ciências Matemáticas e de Computação (ICMC). Universidade de São Paulo (USP). São Carlos , SP, Brasil
• Assunto(s): Computação reconfigurável Circuitos FPGA
• Palavra(s)-Chave do Pesquisador: Computacao Reconfiguravel | Dsp | Fpga | Projeto De Hardware

Resumo

Este projeto visa a implementação de algoritmos de DSP para radares com a utilização de FPGAs com o processador NIOS II (Hardware Reconfigurável), utilizando-se a ferramenta DSP Builder da Altera. O desenvolvimento de um sistema DSP em dispositivo lógico programáveis (PLDs) necessita de algoritmos avançados e ferramentas de desenvolvimento para HDL. A ferramenta DSP Builder integra estas ferramentas pela combinação de algoritmos de desenvolvimento, simulação e verificação de capacidades de The MathWorks MATLAB e Simulink (ferramentas de desenvolvimento do sistema com síntese VHDL, simulação e ferramentas de desenvolvimento Altera). O DSP Builder facilita a criação de algoritmos DSP por sua interface amigável. As funções do MATLAB e os blocos do Simulink podem ser combinados com os blocos do DSP Builder e as funções de propriedade intelectual da altera (IP) MegaCore® para unir desenvolvimento em nível de sistema e a implementação de algoritmos DSP. Além disso, permite que o sistema, o algoritmo e o desenvolvimento de hardware dividam uma plataforma de desenvolvimento comum. (AU)