Computacao reconfiguravel em tempo real, um estudo aplicado a reconhecimento de padroes.

• Processo: 99/06324-3
• Modalidade de apoio: Bolsas no Brasil - Iniciação Científica
• Data de Início da vigência: 01 de dezembro de 1999
• Data de Término da vigência: 31 de janeiro de 2001
• Área de conhecimento: Ciências Exatas e da Terra - Ciência da Computação - Sistemas de Computação
• Pesquisador responsável: José Hiroki Saito
• Beneficiário: Alessandro Noriaki Ide
• Instituição Sede: Centro de Ciências Exatas e de Tecnologia (CCET). Universidade Federal de São Carlos (UFSCAR). São Carlos , SP, Brasil
• Assunto(s): Computação reconfigurável Reconhecimento de padrões
• Palavra(s)-Chave do Pesquisador: Computacao Reconfiguravel | Field Programmable Gate Array | Reconfiguracao Em Tempo Real | Reconhecimento De Padroes

Resumo

A evolução da microeletrônica tem permitido uma diversidade de dispositivos eletrônicos, com maior velocidade, maior capacidade, menor consumo e custos cada vez mais baixos. Processadores de uso geral são os mais utilizados, seguidos por chips customizados (Applications-Specific Integrated Circuit - ASIC). Mais recentemente as (Field Programmable Gate Array - FPGA) com grande capacidade e velocidade de processamento viabilizaram uma nova área, Computação Reconfigurável, em particular Computação Reconfigurável em Tempo Real ou "Real Time Reconfiguration - RTR". O objetivo deste projeto é o de estudo e desenvolvimento de pequenos projetos em RTR (em particular nas FPGA Virtex da Xilinx) aplicados a reconhecimento de padrões, utilizando para tanto ferramentas Fundation 1.5 e a HotII VGC board com seu software HotWorks. (AU)