Reconfiguracao de caches em circuitos programaveis.

• Processo: 00/14169-7
• Modalidade de apoio: Bolsas no Brasil - Iniciação Científica
• Data de Início da vigência: 01 de janeiro de 2002
• Data de Término da vigência: 31 de dezembro de 2002
• Área de conhecimento: Engenharias - Engenharia Elétrica - Circuitos Elétricos, Magnéticos e Eletrônicos
• Pesquisador responsável: Edward David Moreno Ordonez
• Beneficiário: Guilherme Gonsales Panes
• Instituição Sede: Faculdade de Informática. Fundação de Ensino Eurípedes Soares Rocha (FEESR). Marília , SP, Brasil
• Assunto(s): Computação reconfigurável Circuitos FPGA
• Palavra(s)-Chave do Pesquisador: Circuitos Programaveis | Computacao Reconfiguravel | Fpgas | Memorias Cache

Resumo

O projeto consiste em desenvolver uma lógica de reconfiguração da memória cache tornando o fluxo de dados sensível ao tipo da aplicação que está em execução, ou seja, otimizando os parâmetros de construção das memórias conforme a necessidade. Para executarmos esse projeto temos de elaborar uma lógica de acesso reconfigurável, ou seja, que utilize elementos reprogramáveis (FPGAs) que possam interpretar o tipo da aplicação fazendo com que o cache se molde àquela aplicação, tornando-o bem mais eficiente. Inicialmente via simulação pretende-se mostrar a importância e a necessidade dessa reconfiguração e depois via protótipo em FPGAs pretende-se avaliar a possibilidade de sucesso, em ambientes reais executando diferentes aplicações. Inicialmente serão realizados testes com aplicações científicas, tais como multiplicação de matrizes. No futuro, dependendo dos resultados obtidos com os programas científicos, partiremos para testes e obtenção de dados de desempenho com aplicações comerciais (por exemplo programas em ambientes multimídia). (AU)