CV Lattes
Universidade de São Paulo (USP). Escola Politécnica (EP) (Instituição Sede da última proposta de pesquisa) País de origem: Brasil
Possui graduação pelo Centro Universitário da FEI (2011). Tem experiência na área de Engenharia Elétrica, com ênfase em Eletrônica. Cursou Mestrado em Engenharia Elétrica na área de Dispositivos Eletrônicos Integrados pelo Centro Universitário da FEI (2014) e se formou Doutor em Engenharia Elétrica pela Escola Politécnica da USP (2017). (Fonte: Currículo Lattes)
| Matéria(s) publicada(s) na Agência FAPESP sobre o(a) pesquisador(a) |
| Mais itensMenos itens |
| TITULO |
| Matéria(s) publicada(s) em Outras Mídias ( ): |
| Mais itensMenos itens |
| VEICULO: TITULO (DATA) |
| VEICULO: TITULO (DATA) |
Com a contínua redução dos dispositivos, a tecnologia CMOS de fabricação, que atualmente está alcançando escalas nanométricas, tem se deparado com problemas como os efeitos de canal curto. Como alternativa a esta tecnologia, as indústrias tem substituído a tecnologia CMOS convencional pela tecnologia de silício sobre isolante (SOI). No entanto, para dimensões abaixo de 22nm mesmo esta tec…
Com o escalamento dos dispositivos, o controle das cargas na região de canal torna-se cada vez mais difícil. Estruturas SOI MOSFETs de múltiplas portas aparecem como uma alternativa aos transistores planares devido ao seu melhor controle das cargas do canal e conseqüentemente maior imunidade aos efeitos de canal curto. Além dos efeitos de canal curto, a melhor resposta dos dispositivos SO…
Para continuar diminuindo os dispositivos, novas tecnologias têm sido estudadas como alternativas para o CMOS convencional. Um destes dispositivos que podem superar as limitações dos transistores MOSFET é o transistor de tunelamento induzido por campo elétrico (TFET) que pode ter uma corrente de estado desligado muito baixa e uma inclinação de sublimiar menor que 60 mV/dec em temperatura …
| 2 | Bolsas no país concluídas |
| 1 | Bolsas no exterior concluídas |
| 3 | Todas as Bolsas |
| Processos vinculados | |