Projeto de estruturas de comunicação intrachip baseadas em NOc que implementa serviços QoS e segurança

Resumo

A existência de uma grande variedade de estruturas de interconexão para sistemas-sobre-silício (System-on-Chip, SoC), barramentos e redes intrachip (Network-on-Chip, NoC), cada qual com uma diversa gama de parâmetros de configuração, fornece aos projetistas amplas alternativas de projeto. O desafio "do projetista consiste em encontrar nas primeiras etapas do fluxo do projeto do SoC o conjunto de parâmetros da estrutura de comunicação que garanta os requisitos funcionais e de desempenho do sistema. Apesar da estrutura de interconexão ser um dos componentes críticos de um SoC, existem poucas ferramentas que permitem definir a estrutura mais adequada para uma determinada aplicação. O presente trabalho pretende contribuir com o projeto da estrutura de comunicação de um SoC implementada através de redes intrachip, NoC (do inglês Network-on-Chip). Estas redes podem possuir funcionalidades QoS (do inglês Quality of service) e de segurança e podem ser implementadas de forma eficiente usando redes homogêneas ou heterogêneas. Neste trabalho é proposta uma metodologia que permite definir a configuração da estrutura de comunicação a partir de seu modelo de alto nível (descrição SystemC TLM temporizado). A metodologia está baseada na análise e avaliação do desempenho da estrutura de comunicação para uma grande variedade de condições de tráfego independentes da aplicação e para diferentes configurações da NoC. A análise será feita através do auxílio de ferramentas que serão desenvolvidas para esta finalidade, as quais fornecem os valores de um conjunto de métricas de desempenho e informações do comportamento da rede. Neste trabalho serão também propostos mecanismos de implementação de serviços QoS e de segurança. Os resultados obtidos permitirão definir o conjunto de parâmetros de NoC eficientes que implementam serviços QoS e de segurança nas primeiras etapas do projeto do SoC, ampliando assim os resultados até agora obtidos em outros trabalhos científicos que realizam a avaliação de desempenho das redes intrachip (AU)