Estudo de transitores soi parcialmente depletados ultra-submicrometricos ( 80 nm a 130 nm) em baixas temperaturas.

• Processo: 01/09290-4
• Modalidade de apoio: Auxílio à Pesquisa - Regular
• Data de Início da vigência: 01 de janeiro de 2002
• Data de Término da vigência: 30 de junho de 2003
• Área do conhecimento: Engenharias - Engenharia Elétrica - Materiais Elétricos
• Pesquisador responsável: João Antonio Martino
• Beneficiário: João Antonio Martino
• Instituição Sede: Escola Politécnica (EP). Universidade de São Paulo (USP). São Paulo , SP, Brasil
• Assunto(s): Simulação Modelagem Técnicas de caracterização elétrica Transistores
• Palavra(s)-Chave do Pesquisador: Caracterizacao Eletrica | Modelagem | Simulacao | Soi | Transistor

Resumo

Este projeto tem como finalidade a caracterização elétrica de transistores SOI MOSFETs ultra-submicrométricos (80 a 130nm) em baixas temperaturas (80 K a 300 K). Estes transistores foram fabricados no IMEC/Bélgica, com espessura da camada de silício que faz com que estes tenham comportamento elétrico de parcialmente depletados (PD). Atualmente, as aplicações mais comuns de dispositivos SOI utilizam a característica de PD, devido à compatibilidade das seqüências de processos entre transistores MOS convencionais e SOI MOSFET PD. Os transistores SOI MOSFETs PD apresentam efeitos parasitários, devido a não existência de contato com a camada de silício, deixando-a flutuando eletricamente. Com base nos resultados obtidos na caracterização elétrica, modelos analíticos serão desenvolvidos com o intuito de permitir a identificação das componentes físicas mais importantes na ocorrência de tais efeitos parasitários, interligando-as com as etapas de processo, bem como a incorporação dos mesmos a simuladores analíticos de circuitos, o que facilitará o estudo da utilização destes transistores em circuitos eletrônicos mais complexos. (AU)