Busca avançada
Ano de início
Entree

Caracterização Elétrica, Simulação e Extração de Parâmetros de Nanofios Transistores SOI MOS em Função da Temperatura

Processo: 22/12622-5
Modalidade de apoio:Bolsas no Brasil - Iniciação Científica
Vigência (Início): 01 de novembro de 2022
Vigência (Término): 31 de outubro de 2023
Área do conhecimento:Engenharias - Engenharia Elétrica - Materiais Elétricos
Pesquisador responsável:Michelly de Souza
Beneficiário:Vinícius Rodrigues Prates
Instituição Sede: Centro Universitário FEI (UNIFEI). Campus de São Bernardo do Campo. São Bernardo do Campo , SP, Brasil
Assunto(s):Medidas elétricas   Simulação numérica   Tecnologia SOI
Palavra(s)-Chave do Pesquisador:Extração de parâmetros de transistores | Medidas Elétricas | Nanofios transistores | Simulações Númericas | Soi Mosfet | Tecnologia SOI | Materiais e Componentes Semicondutores

Resumo

A constante miniaturização de transistores MOS tem dificultado a utilização de tecnologias tradicionais em substratos de Si, devido à ocorrência de efeitos de canal curto, que degradam as características elétricas dos transistores. A tecnologia de fabricação de circuitos integrados (CIs) em lâminas SOI tem se constituído como uma importante alternativa à tecnologia CMOS convencional, na fabricação de CIs, visando a contínua redução de dimensões. Transistores SOI são fabricados em uma fina camada de silício, separada do substrato por um material isolante, e apresentam melhorias tais como redução nas capacitâncias de junção e maior mobilidade dos portadores na região de canal, minimizando ou retardando para gerações tecnológicas mais complexas, a ocorrência de efeitos parasitários indesejáveis, decorrentes da redução das dimensões de MOSFETs. Mais recentemente, com o intuito de minimizar os efeitos decorrentes da miniaturização, transistores MOS com múltiplas portas passaram a ser utilizados. Estes dispositivos têm sido considerados bastante promissores, uma vez que melhoram o controle eletrostático das cargas na região de canal, reduzindo a incidência dos efeitos de canal curto. A redução da altura da aleta de silício deu origem a nanofios transistores, que possuem seção transversal de poucos nanometros, possibilitando excelente controle eletrostático e minimizando efeitos indesejáveis encontrados em MOSFETs com comprimentos de canal da ordem de 10 nm. Para aumentar a densidade de integração, é ainda possível fabricar nanofios transistores empilhados, aumentado a densidade de corrente por unidade de área. A análise da influência da temperatura na operação de dispositivos eletrônicos é de grande importância, pois, quando submetidos a variações de temperatura, apresentam alterações significativas em seu comportamento elétrico, que podem prejudicar ou melhorar o funcionamento de CIs. A operação de transistores MOS em baixas temperaturas oferece melhoria de desempenho em comparação com a operação em temperatura ambiente, e é de grande importância em aplicações tais como aeroespacial e computação quântica. Por outro lado, apesar da degradação de desempenho elétrico causada pela operação em altas temperaturas, algumas aplicações tais como automotiva, expõem os transistores a temperaturas elevadas. Desta forma, o surgimento de novas aplicações e a necessidade de desenvolvimento de tecnologias robustas impulsiona o estudo de componentes e circuitos eletrônicos em temperaturas extremas de operação. A tensão de limiar é um dos parâmetros elétricos básicos de MOSFETs. Existem diversos métodos de extração deste parâmetro, baseados tanto em curvas de corrente como de capacitância em função da tensão de porta do dispositivo. Entretanto, sabe-se que que estes métodos podem resultar em diferentes valores de tensão de limiar para um mesmo dispositivo, além de apresentar diferenças na dependência desta com a temperatura.Neste projeto será realizado um estudo da tensão de limiar de nanofios transistores SOI de dimensões nanométricas, em função da temperatura. O estudo será realizado através de medidas elétricas e de simulações numéricas tridimensionais. As medidas elétricas permitirão a obtenção da tensão de limiar para várias temperaturas, utilizando diferentes métodos de extração. A influência da alteração da largura do nanofio será avaliada, em transistores em um único nível e empilhados. Serão utilizados para as medidas elétricas nanofios transistores fabricados no CEA-Leti/ França. As simulações numéricas tridimensionais serão calibradas com os dados experimentais e permitirão a análise de variáveis internas, tais como potencial e concentração de elétrons, a fim de determinar o valor da tensão de limiar através destas variáveis físicas. Assim, espera-se determinar qual método disponível na literatura é capaz de descrever com maior precisão o comportamento da tensão de limiar em função da largura dos nanofios e da temperatura.

Matéria(s) publicada(s) na Agência FAPESP sobre a bolsa:
Matéria(s) publicada(s) em Outras Mídias (0 total):
Mais itensMenos itens
VEICULO: TITULO (DATA)
VEICULO: TITULO (DATA)