João Antonio Martino

Joao Antonio Martino formou-se em Engenharia Eletrônica em 1981 no Centro Universitário da FEI. Iniciou as atividades em microeletrônica em 1982 na Escola Politécnica da Universidade de São Paulo onde tornou-se Mestre (1984), Doutor (1988) e Livre-Docente (1998) em Engenharia Elétrica (Microeletrônica). O pós-doutorado foi realizado em cooperação entre o Imec (Interuniversity Microelectronic Center) na Universidade Católica de Leuven, Bélgica e a Universidade de São Paulo. Foi Professor Titular, Chefe do Departamento de Engenharia Elétrica e Coordenador dos Cursos de Engenharia Elétrica (Ênfases Eletrônica, Computadores e Telecomunicações) do Centro Universitário da FEI no período de 1996 a 2005. É Professor da Escola Politécnica desde 1992 e tornou-se Professor Titular do Departamento de Engenharia de Sistemas Eletrônicos (PSI) da Escola Politécnica da Universidade de São Paulo (EPUSP) em 2005. Foi o Chefe do Depto PSI/EPUSP (2009-2013) e Vice-Chefe (2007-2009). Foi Professor convidado da Universidade Católica de Leuven, Bélgica em 2003, 2008, 2016, 2023 e 2025. É o coordenador do Laboratório de Sistemas Integráveis (LSI) da Escola Politécnica da USP desde 2017 e do LAboratório de MIcro e NAnoeletrônica (LAMINA = LME + LSImicro) desde 2022. Foi coordenador do programa de pós-graduação em Engenharia Elétrica da EPUSP de 2019 a 2023.Introduziu o estudo de dispositivos SOI no Brasil desde 1990. Orientou a proposta de um novo transistor SOI (GC SOI MOSFET) para aplicações analógicas em 2000. Coordenou e participou da equipe que fabricou o primeiro transistor SOI FinFET construído com feixe de elétrons do Brasil em 2012. Coordenou a proposta/fabricação/patente de um novo transistor SOI MOSFET planar reconfigurável (RFET) chamado de Back Enhanced (BE) SOI MOSFET em 2015 na USP. A arquitetura do BE SOI MOSFET tem permitido também seu uso como sensor (sensor de luz) e biossensor (Bio-FET). O seu campo de pesquisa atual em circuitos integrados inclui a fabricação, caracterização elétrica e modelagem de dispositivos obtidos pelas tecnologias SOI CMOS planares e de múltiplas portas (FinFET, nanofio e nanofolha, forksheet), Túnel-FET e Bio-FET. A aplicação de transistores avançados no desenvolvimento de circuitos básicos analógicos tem sido também alvo de pesquisa. É coautor de um livro e coeditor de 9 anais de congresso. É autor e coautor de mais de 700 publicações (sendo mais de 200 artigos completos publicados em revistas e mais de 500 artigos apresentados em congressos). Concluiu a orientação de 80 alunos de pós-graduação sendo 44 mestrados e 24 doutorados como orientador principal e 9 mestrados e 3 doutorados como coorientador. É Senior Member do IEEE e Presidente do Capítulo da Electron Devices Society (EDS) do IEEE da Seção Sul-Brasil de 2007 a 2023. É atualmente tesoureiro do capítulo do EDS/IEEE. Tornou-se Distinguished Lecturer da EDS-IEEE desde 2008. É pesquisador Nível 1A do CNPq. Foi coordenador do Centro de Treinamento de São Paulo (CT-SP) para formação de projetistas de circuitos integrados do programa CI-Brasil na Escola Politécnica da USP de 2014 a 2020. Foi eleito e participou do comitê assessor de microeletrônica do CNPq (CA-ME) de 2015 a 2021. Tornou-se Professor Honorário da Hangzhou Dianzi University, China, em 2014. Recebeu o Prêmio Padre Roberto Landell de Moura em 2016 da Sociedade Brasileira de Microeletrônica. Foi eleito Presidente da Sociedade Brasileira de Microeletrônica para o período de 2024 a 2028. Coordenador do INCT do CNPq NanoQuantSS (Nanotecnologia aplicada em sensores, dispositivos semicondutores e tecnologias quânticas) de 2025 a 2030. (Fonte: Currículo Lattes)