Modelagem, Simulação e Fabricação de Circuitos Analógicos com Associação Série Assimétrica de Transistores SOI

• Processo: 15/08616-6
• Modalidade de apoio: Bolsas no Brasil - Doutorado
• Data de Início da vigência: 01 de agosto de 2015
• Data de Término da vigência: 28 de fevereiro de 2018
• Área de conhecimento: Engenharias - Engenharia Elétrica - Circuitos Elétricos, Magnéticos e Eletrônicos
• Pesquisador responsável: Michelly de Souza
• Beneficiário: Rafael Assalti
• Instituição Sede: Centro Universitário FEI (UNIFEI). Campus de São Bernardo do Campo. São Bernardo do Campo , SP, Brasil
• Assunto(s): Microeletrônica Semicondutores Transistores MOSFET Tecnologia SOI CMOS
• Palavra(s)-Chave do Pesquisador: Cmos | Dispositivos Semicondutores | eletrônica analógica | Microeletrônica | Tecnologia SOI | Transistores MOSFET | Dispositivos Semicondutores

Resumo

A tecnologia Silício Sobre Isolante (SOI) se tornou uma real alternativa para a tecnologia Metal-Óxido-Semicondutor Complementar (CMOS) convencional para a implementação de circuitos integrados em altíssima escala de integração, tanto em aplicações analógicas quanto digitais. Os transistores SOI possuem uma série de vantagens sobre a tecnologia MOS convencional. No entanto, estes dispositivos apresentam reduzida tensão de ruptura de dreno, devido ao efeito de corpo flutuante que provoca a ativação do transistor bipolar parasitário associado ao transistor MOS. De maneira a minimizar a ocorrência dos efeitos bipolares parasitários e melhorar as características analógicas dos transistores SOI, foi projetada uma estrutura denominada associação série assimétrica de transistores SOI. Diversos resultados demonstram o excelente potencial desta estrutura em nível de dispositivo e em aplicações analógicas.Neste trabalho de doutorado serão primeiramente estudadas as características analógicas da associação série assimétrica de transistores SOI MOSFET com diversas dimensões, implementada com transistores provenientes de diferentes tecnologias, tais como planares e sem junção. Serão também realizadas medidas experimentais do ruído de baixa frequência da associação série assimétrica, bem como a modelagem da corrente de dreno, com intuito de permitir sua utilização em um simulador de circuitos, tal como Eldo. Além disso, será estudado o impacto da associação série assimétrica de transistores SOI em blocos analógicos, através de simulações numéricas bidimensionais e tridimensionais e de circuitos. Por fim, será projetado, fabricado e caracterizado um amplificador operacional implementado com a associação série assimétrica de transistores SOI.

Publicações científicas

(5)

(Referências obtidas automaticamente do Web of Science e do SciELO, por meio da informação sobre o financiamento pela FAPESP e o número do processo correspondente, incluída na publicação pelos autores)

ASSALTI, RAFAEL; DE SOUZA, MICHELLY; FLANDRE, DENIS; IEEE. Linearity Enhancement in Asymmetric Self-Cascode Composed by FD SOI nMOSFETs. 2018 33RD SYMPOSIUM ON MICROELECTRONICS TECHNOLOGY AND DEVICES (SBMICRO), v. N/A, p. 4-pg., 2018-01-01. (15/08616-6)

ASSALTI, R.; DE SOUZA, M.; CASSE, M.; BARRAUD, S.; REIMBOLD, G.; VINET, M.; FAYNOT, O.; IEEE. Analog Performance of Self-Cascode SOI Nanowires nMOSFETs Aiming at Low-Power Applications. 2017 IEEE SOI-3D-SUBTHRESHOLD MICROELECTRONICS TECHNOLOGY UNIFIED CONFERENCE (S3S), v. N/A, p. 3-pg., 2017-01-01. (15/08616-6)

ASSALTI, R.; DORIA, R. T.; PAVANELLO, M. A.; DE SOUZA, M.; FLANDRE, D.; IEEE. Low-Frequency Noise in Asymmetric Self-Cascode FD SOI nMOSFETs. 2016 31ST SYMPOSIUM ON MICROELECTRONICS TECHNOLOGY AND DEVICES (SBMICRO), v. N/A, p. 4-pg., 2016-01-01. (15/08616-6)

ASSALTI, R.; DE SOUZA, M.; FLANDRE, D.; IEEE. Channel Width Influence on the Analog Performance of the Asymmetric Self-Cascode FD SOI nMOSFETs. 2017 32ND SYMPOSIUM ON MICROELECTRONICS TECHNOLOGY AND DEVICES (SBMICRO): CHIP ON THE SANDS, v. N/A, p. 4-pg., 2017-01-01. (15/08616-6)

ASSALTI, R.; DE SOUZA, M.; CASSE, M.; BARRAUD, S.; REIMBOLD, G.; VINET, M.; FAYNOT, O.; SARAFIS, P; NASSIOPOULOU, AG. Improved Analog Performance of SOI Nanowire nMOSFETs Self-Cascode through Back-Biasing. 2017 JOINT INTERNATIONAL EUROSOI WORKSHOP AND INTERNATIONAL CONFERENCE ON ULTIMATE INTEGRATION ON SILICON (EUROSOI-ULIS 2017), v. N/A, p. 4-pg., 2017-01-01. (15/08616-6)