Um Back End baseado no compilador LLVM para aceleração de aplicações em FPGAs

• Processo: 15/16308-0
• Linha de fomento: Bolsas no Brasil - Iniciação Científica
• Vigência (Início): 01 de outubro de 2015
• Vigência (Término): 30 de setembro de 2016
• Área do conhecimento: Ciências Exatas e da Terra - Ciência da Computação - Sistemas de Computação
• Pesquisador responsável: Ricardo Menotti
• Beneficiário: Gabriel Nagatomo Tutui
• Instituição-sede: Centro de Ciências Exatas e de Tecnologia (CCET). Universidade Federal de São Carlos (UFSCAR). São Carlos, SP, Brasil
• Assunto(s): Arquitetura e organização de computadores Circuitos FPGA Computação reconfigurável

Resumo

Os FPGAs têm se tornado uma alternativa interessante para a aceleração de aplicações, tanto em sistemas embarcados como nos de computação de alto desempenho. O principal obstáculo para o uso mais intensivo desta tecnologia está na dificuldade de se programar estes dispositivos. Este projeto visa facilitar a geração automática de hardware a partir da representação intermediária do compilador LLVM. As técnicas conhecidas em nosso grupo de pesquisa serão usadas para construção de um pipeline de hardware eficiente a partir de trechos de código previamente selecionados em programas escritos em C. O kit DE2i-150, que combina um processador Intel e um FPGA Cyclone IV da Altera, será usado como plataforma para testar um conjunto de aplicações com trechos de código acelerados por hardware.