Busca avançada
Ano de início
Entree

Implementação de algoritmo genético em hardware para construção automática de filtros de imagens

Processo: 15/24900-6
Linha de fomento:Bolsas no Brasil - Iniciação Científica
Vigência (Início): 01 de agosto de 2016
Vigência (Término): 31 de julho de 2017
Área do conhecimento:Ciências Exatas e da Terra - Ciência da Computação - Metodologia e Técnicas da Computação
Pesquisador responsável:Emerson Carlos Pedrino
Beneficiário:Bruno Cezar de Padua
Instituição-sede: Centro de Ciências Exatas e de Tecnologia (CCET). Universidade Federal de São Carlos (UFSCAR). São Carlos , SP, Brasil
Assunto(s):Arquitetura de software   Sistemas de computação   Algoritmos genéticos   Processamento de imagens   Hardware   Circuitos FPGA

Resumo

No presente projeto de iniciação científica, propõe-se o uso de algoritmos genéticos para a construção automática de filtros de imagens em hardware. Assim, pretende-se implementar um módulo genético em hardware (FPGA) com o objetivo de aumentar o desempenho da evolução desses algoritmos na construção automática de filtros de imagens para tarefas de pré-processamento. Tal abordagem pode ser útil para complementar os conteúdos de diversas disciplinas do curso de Engenharia de Computação, além de ser uma ferramenta útil que pode ser usada por projetistas de sistemas de hardware. Inicialmente, a arquitetura proposta será modelada usando o software MATLAB, com o qual se pode trabalhar usando os algoritmos genéticos para criar um sistema evolutivo e também com processamento de imagens, com o intuito de validar as etapas do processo de projeto da arquitetura proposta. Após esse sistema pronto, então ele será implementado em hardware na FPGA (Field programmable gate array) usando uma linguagem de descrição de hardware, como, por exemplo, o Verilog-HDL. Por fim, todo o sistema implementado passará por testes para garantir que funcione e que encontre soluções eficientes. Assim, serão realizadas comparações com algoritmos em software e também com outras abordagens similares em hardware para validação da proposta. Portanto, espera-se acelerar o processo de treinamento do sistema inteligente, que é um dos gargalos encontrado quando se trabalha com esse tipo de problema em software.