Estudo e caracterização elétrica de transistores fabricados em diferentes tecnologias MOSFETs e sua aplicação em portas lógicas básicas

• Processo: 22/15090-4
• Modalidade de apoio: Bolsas no Brasil - Iniciação Científica
• Data de Início da vigência: 01 de fevereiro de 2023
• Data de Término da vigência: 31 de janeiro de 2024
• Área de conhecimento: Engenharias - Engenharia Elétrica - Medidas Elétricas, Magnéticas e Eletrônicas, Instrumentação
• Pesquisador responsável: Paula Ghedini Der Agopian
• Beneficiário: Paulo Henrique do Amaral
• Instituição Sede: Faculdade de Engenharia. Universidade Estadual Paulista (UNESP). Campus Experimental São João da Boa Vista. São João da Boa Vista , SP, Brasil
• Palavra(s)-Chave do Pesquisador: Caracterização Elétrica Experimental | MOSFETs | Portas lógicas | simulação de circuitos | Tecnologia CMOS 130 nm | Micro/Nanoeletrônica

Resumo

O enorme avanço tecnológico que vivenciamos hoje na área da eletrônica deve-se muito à capacidade de construirmos circuitos eletrônicos muito pequenos graças à tecnologia dos transistores MOSFETs, que nos permite utilizar dispositivos de escala nanométrica. Devido a isso, é de extrema importância entendermos seu funcionamento a fundo, através da caracterização elétrica desta tecnologia.Neste projeto de iniciação científica propõe-se desde o estudo teórico, passando pela caracterização elétrica experimental e complementando com o aprofundamento no entendimento da tecnologia CMOS aplicada aos circuitos lógicos básicos através de medidas experimentais e de simulação de circuitos SPICE. Inicialmente será explorado MOSFETs comerciais com o CI CD4007, que contém 3 transistores nMOSFETs e 3 pMOSFETs e nos permite interliga-los formando os circuitos inversores, NAND e NOR. Uma vez caracterizada esta tecnologia, mediremos transistores MOSFETs da tecnologia de 130 nm no laboratório da USP São Paulo e implementaremos as portas lógicas através do simulador AIM-SPICE. A partir do comportamento da corrente de dreno e dos parâmetros básicos (tensão de limiar, inclinação de sublimiar e a mobilidade dos portadores, por exemplo) será realizada uma análise comparativa entre as duas tecnologias utilizadas e da performance das mesmas quando aplicadas às portas lógicas.