Implementação das funções Low-PHY da estrutura de rede do 5G em um SmartNIC acelerado por FPGA utilizando a linguagem e recursos da OpenCL (Open Computing Language).

• Processo: 23/04991-3
• Modalidade de apoio: Bolsas no Brasil - Iniciação Científica
• Data de Início da vigência: 01 de julho de 2023
• Data de Término da vigência: 30 de junho de 2024
• Área de conhecimento: Engenharias - Engenharia Elétrica - Telecomunicações
• Pesquisador responsável: Rangel Arthur
• Beneficiário: Youssef Hassan Gharib
• Instituição Sede: Faculdade de Tecnologia (FT). Universidade Estadual de Campinas (UNICAMP). Limeira , SP, Brasil
• Assunto(s): Circuitos FPGA Tecnologias 5G
• Palavra(s)-Chave do Pesquisador: Fpga | Low-PHY | opencl | 5G | Redes de Comunicação e FPGA

Resumo

Esse projeto de pesquisa visa a implementação das funções da camada Low-PHY da unidade distribuída, do inglês Distributed Unit (DU), do 5G em um acelerador programável baseado em um FPGA, aproveitando os recursos da Open Computing Language (OpenCL), compatível com ambientes computacionais heterogêneos, permitindo o processamento paralelo. Além da utilização do recurso tubos de host, do inglês host pipes, da OpenCL para diminuir ainda mais o tempo de processamento dos sinais.Os sinais de radiofrequência (RF) chegam ao FPGA e são processados conforme as funções Low-PHY. No downlink, o sinal chega no domínio da frequência e sofre a transformada rápida inversa de fourier, do inglês Inverse Fast Fourier Transform (IFFT), e é inserido um prefixo cíclico, do inglês Cyclic Prefix (CP), para evitar a interferência intersimbólica. No Uplink, o sinal no domínio do tempo tem o prefixo cíclico retirado e passa pela transformada rápida de fourier, do inglês Fast Fourier Transform (FFT), que o deixa no domínio da frequência.Como a linguagem de programação OpenCL permite que apenas um programa escrito pelo host seja executado em diferentes plataformas heterogêneas, será possível fazer com que certas funções sejam executadas no FPGA e outras no CPU, diminuindo a carga nos processadores deste. Assim, o tempo de processamento das amostras de sinais diminuirá, além de ter um menor consumo de energia.