Operação de transistores mos de nanofios e nanofolhas de si empilhados em temperaturas criogênicas

• Processo: 23/08530-0
• Modalidade de apoio: Bolsas no Brasil - Mestrado
• Data de Início da vigência: 01 de novembro de 2023
• Data de Término da vigência: 31 de março de 2025
• Área de conhecimento: Engenharias - Engenharia Elétrica - Materiais Elétricos
• Pesquisador responsável: Marcelo Antonio Pavanello
• Beneficiário: Giovanni Almeida Matos
• Instituição Sede: Centro Universitário FEI (UNIFEI). Campus de São Bernardo do Campo. São Bernardo do Campo , SP, Brasil
• Assunto(s): Técnicas de caracterização elétrica Transistores MOSFET Termorresistência Semicondutores
• Palavra(s)-Chave do Pesquisador: autoaquecimento | Caracterização Elétrica | Mosfet | Nanofolhas empilhadas de Si | resistência térmica | Temperaturas criogênicas | Dispositivos Semicondutores

Resumo

A computação quântica surgiu como uma forma de aumentar o poder de processamento das máquinas, solucionando problemas em intervalo de tempo muito menor do que seria demandado por computadores convencionais. Entretanto, a célula fundamental dos computadores quânticos, os Qbits, apenas são operacionais em temperaturas extremamente criogênicas, na faixa de milésimos de Kelvin. Além disso, os Qbits necessitam de integração com sistemas de controle e correção de erro, que são implementados em tecnologia CMOS. Para que esta integração ocorra, diversos trabalhos têm demonstrado que o uso dos circuitos construídos em tecnologia CMOS operando a temperaturas entre 77 K até 4 K, ao invés de em temperatura ambiente, oferece menor incidência de ruído e, consequentemente, menor necessidade de correção de erro.A indústria de semicondutores deve grande parte de seu sucesso à capacidade de continuamente diminuir o tamanho dos dispositivos (basicamente transistores) que compõe os circuitos integrados (chips). Esta diminuição permite um incremento do número de transistores integrados em um único chip. Possibilita ainda redução da potência consumida, a fabricação de memórias com maior capacidade de armazenamento e a integração de novas funcionalidades ao chip. A constante miniaturização dos transistores MOS, atingindo dezenas de nanômetros de comprimento de canal, tem dificultado a utilização de tecnologias MOS tradicionais, fabricadas em substratos de Si monocristalino, devido à presença de efeitos de canal curto. De modo indesejável, tais efeitos afastam o transistor MOS em suas características elétricas ideais, promovendo o aumento da corrente de desligamento, redução da tensão de limiar e inclinação de sublimiar, entre outros problemas. Como forma para minimizar os efeitos de canal curto, decorrentes da miniaturização, transistores MOS com múltiplas portas, como os FinFETs, passaram a ser utilizados, uma vez que melhoram sensivelmente o controle eletrostático das cargas na região de canal. Desenvolvidos recentemente, os transistores MOS de nanofios e nanofolhas de Si tem apresentado resultados promissores para a evolução dos FinFETs. Estas estruturas possuem seção transversal de poucos nanômetros (em geral 10 a 20 nanômetros), possibilitando excelente controle eletrostático em transistores MOS com comprimentos de canal inferiores a 14 nanômetros. Também foram propostos recentemente transistores MOS de nanofios e nanofolhas transistores empilhados, que consistem em dois ou mais níveis de semicondutor superpostos e compartilhando o mesmo eletrodo de porta, funcionando como um único transistor, aumentando a corrente por unidade de área consumida na lâmina.Neste contexto, este projeto de pesquisa objetiva expor as estruturas de transistores MOS de nanofios e nanofolhas à faixa de temperaturas adequada para os circuitos de interface com os Qbits, avaliando seu desempenho. Esta exposição permitirá a obtenção de dados relevantes para I) a evolução desses transistores para operação em temperaturas criogênicas; II) adaptação dos modelos de simulação numéricas para comportar a realização de simulações em temperaturas criogênicas, permitindo a observação de variáveis internas relevantes para os transistores. O projeto utilizará transistores MOS de nanofios ou nanofolhas de Si empilhados fabricados no CEA-Leti, França.